JPH077264A - 印刷配線板の製造方法 - Google Patents
印刷配線板の製造方法Info
- Publication number
- JPH077264A JPH077264A JP14246693A JP14246693A JPH077264A JP H077264 A JPH077264 A JP H077264A JP 14246693 A JP14246693 A JP 14246693A JP 14246693 A JP14246693 A JP 14246693A JP H077264 A JPH077264 A JP H077264A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- resist
- plating
- forming
- surface mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 238000007747 plating Methods 0.000 claims abstract description 67
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 25
- 229910052802 copper Inorganic materials 0.000 claims abstract description 25
- 239000010949 copper Substances 0.000 claims abstract description 25
- 239000004020 conductor Substances 0.000 claims abstract description 18
- 238000005530 etching Methods 0.000 claims description 22
- 238000004070 electrodeposition Methods 0.000 claims description 20
- 239000011248 coating agent Substances 0.000 claims description 8
- 238000000576 coating method Methods 0.000 claims description 8
- 239000003513 alkali Substances 0.000 claims description 7
- 238000009713 electroplating Methods 0.000 claims description 5
- 238000005553 drilling Methods 0.000 claims description 3
- 239000002253 acid Substances 0.000 claims description 2
- 230000001678 irradiating effect Effects 0.000 claims description 2
- 238000010030 laminating Methods 0.000 claims description 2
- 238000000034 method Methods 0.000 abstract description 27
- 229910000679 solder Inorganic materials 0.000 description 12
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 10
- 239000000758 substrate Substances 0.000 description 9
- 239000000243 solution Substances 0.000 description 7
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 5
- 239000010931 gold Substances 0.000 description 5
- 229910052759 nickel Inorganic materials 0.000 description 5
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 230000002378 acidificating effect Effects 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229920001940 conductive polymer Polymers 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229920000128 polypyrrole Polymers 0.000 description 1
- 238000010019 resist printing Methods 0.000 description 1
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
(57)【要約】
【目的】ランド部及び回路パターン部の導体層厚のばら
つきを極小に押えて所望の回路幅／間隙を有するスルー
ホール印刷配線板の製造方法を提供する。 【構成】スルーホール１ａとそのランド部及び表面実装
用パッド部を除いてめっきレジスト７を形成する。ラン
ド部及び表面実装用パッド部の導体層１の一定量の銅を
エッチング処理した後、電気銅めっきを施し２次銅めっ
き層１１を形成して導体層厚のばらつきを最小に押え
る。
つきを極小に押えて所望の回路幅／間隙を有するスルー
ホール印刷配線板の製造方法を提供する。 【構成】スルーホール１ａとそのランド部及び表面実装
用パッド部を除いてめっきレジスト７を形成する。ラン
ド部及び表面実装用パッド部の導体層１の一定量の銅を
エッチング処理した後、電気銅めっきを施し２次銅めっ
き層１１を形成して導体層厚のばらつきを最小に押え
る。
Description
【０００１】
【産業上の利用分野】本発明は印刷配線板の製造方法に
関し、特に表面実装用高密度の配線回路を有するスルー
ホール印刷配線板の製造方法に関する。
関し、特に表面実装用高密度の配線回路を有するスルー
ホール印刷配線板の製造方法に関する。
【０００２】
【従来の技術】一般に、スルーホール印刷配線板（以
下、Ｔ／Ｈ ＰＷＢと記す）の製造には、図６（ａ）〜
（ｄ），図７（ａ）〜（ｂ）および図８（ａ）〜
（ｄ），図９（ａ）〜（ｅ）に示す様に、テンティング
工法とパターンめっき工法が多く用いられており、テン
ティング工法によれば、まず、図６（ａ）に示す様に、
絶縁基板２上に銅めっき層を含む導体層１とスルーホー
ル１ａを形成した後、図６（ｂ）に示す様に感光性ドラ
イフィルム５ａをラミネートし、この上から図６（ｃ）
に示す様に、配線回路エッチングレジスト形成用マスク
フィルム４ｃを介して所定の配線回路のパターンを紫外
線で焼き付ける。次に、現像液で未露光部分の感光性ド
ライフィルム５ａを除去し、図６（ｄ）の配線回路部分
のエッチングレジスト６を得る。更に、図７（ａ）に示
す様に、露出した導体層１をエッチング除去した後、最
後に図７（ｂ）に示す様に、配線部分のエッチングレジ
スト６を剥離除去してＴ／Ｈ ＰＷＢを得る。
下、Ｔ／Ｈ ＰＷＢと記す）の製造には、図６（ａ）〜
（ｄ），図７（ａ）〜（ｂ）および図８（ａ）〜
（ｄ），図９（ａ）〜（ｅ）に示す様に、テンティング
工法とパターンめっき工法が多く用いられており、テン
ティング工法によれば、まず、図６（ａ）に示す様に、
絶縁基板２上に銅めっき層を含む導体層１とスルーホー
ル１ａを形成した後、図６（ｂ）に示す様に感光性ドラ
イフィルム５ａをラミネートし、この上から図６（ｃ）
に示す様に、配線回路エッチングレジスト形成用マスク
フィルム４ｃを介して所定の配線回路のパターンを紫外
線で焼き付ける。次に、現像液で未露光部分の感光性ド
ライフィルム５ａを除去し、図６（ｄ）の配線回路部分
のエッチングレジスト６を得る。更に、図７（ａ）に示
す様に、露出した導体層１をエッチング除去した後、最
後に図７（ｂ）に示す様に、配線部分のエッチングレジ
スト６を剥離除去してＴ／Ｈ ＰＷＢを得る。
【０００３】又、パターンめっき工法によれば、まず、
図８（ａ）に示す様に、絶縁基板２上に１次銅めっき層
１ｆを含む導体層１とスルーホール１ａを形成した後、
図８（ｂ）に示す様に、アルカリ現像型耐めっき性ドラ
イフィルム５ｂをラミネートし、この上から図８（ｃ）
に示す様にめっきレジスト形成用マスクフィルム４ｄを
介して所定のめっきレジストパターンを紫外線で焼き付
ける。次に、現像液で未露光部分のアルカリ現像型耐め
っき性ドライフィルム５ｂを除去し、図８（ｄ）に示す
様にめっきレジスト７を得る。更に、図９（ａ）に示す
様に、絶縁基板２上の所定の配線回路部及びスルーホー
ル内に銅めっき（電気めっき）を行い２次銅めっき層１
１を形成する。さらに、図９（ｂ）に示す様に、半田め
っきを行い、エッチングレジストとしての半田めっき層
１２を形成する。その後、図９（ｃ）に示す様に、めっ
きレジスト７を剥離除去した後、図９（ｄ）に示す様
に、露出した導体層１をエッチング除去した後、図９
（ｅ）に示すように、半田めっき層１２を溶解除去して
Ｔ／Ｈ ＰＷＢを得る。
図８（ａ）に示す様に、絶縁基板２上に１次銅めっき層
１ｆを含む導体層１とスルーホール１ａを形成した後、
図８（ｂ）に示す様に、アルカリ現像型耐めっき性ドラ
イフィルム５ｂをラミネートし、この上から図８（ｃ）
に示す様にめっきレジスト形成用マスクフィルム４ｄを
介して所定のめっきレジストパターンを紫外線で焼き付
ける。次に、現像液で未露光部分のアルカリ現像型耐め
っき性ドライフィルム５ｂを除去し、図８（ｄ）に示す
様にめっきレジスト７を得る。更に、図９（ａ）に示す
様に、絶縁基板２上の所定の配線回路部及びスルーホー
ル内に銅めっき（電気めっき）を行い２次銅めっき層１
１を形成する。さらに、図９（ｂ）に示す様に、半田め
っきを行い、エッチングレジストとしての半田めっき層
１２を形成する。その後、図９（ｃ）に示す様に、めっ
きレジスト７を剥離除去した後、図９（ｄ）に示す様
に、露出した導体層１をエッチング除去した後、図９
（ｅ）に示すように、半田めっき層１２を溶解除去して
Ｔ／Ｈ ＰＷＢを得る。
【０００４】
【発明が解決しようとする課題】しかしながら、高密度
回路基板の場合、テンティング工法では絶縁基板全面に
スルーホール信頼性確保に必要なパネル銅めっきを行う
ため絶縁基板内のめっき厚の標準偏差は３μｍ以上であ
り、回路形成時におけるパターン間隙，仕上がり回路幅
寸法のばらつきが大きいという問題点がある。
回路基板の場合、テンティング工法では絶縁基板全面に
スルーホール信頼性確保に必要なパネル銅めっきを行う
ため絶縁基板内のめっき厚の標準偏差は３μｍ以上であ
り、回路形成時におけるパターン間隙，仕上がり回路幅
寸法のばらつきが大きいという問題点がある。
【０００５】一方、パターンめっき工法においても２次
銅めっき時に所定の回路部のみの電気銅めっきを行うた
め個々の回路パターンの粗の影響により絶縁基板内のめ
っき厚の標準偏差は３μｍ以上であり、テンティング工
法と同様、パターン間隙，仕上がり回路幅寸法のばらつ
きが大きく所定の回路幅／間隙を得ることが困難である
という問題点がある。
銅めっき時に所定の回路部のみの電気銅めっきを行うた
め個々の回路パターンの粗の影響により絶縁基板内のめ
っき厚の標準偏差は３μｍ以上であり、テンティング工
法と同様、パターン間隙，仕上がり回路幅寸法のばらつ
きが大きく所定の回路幅／間隙を得ることが困難である
という問題点がある。
【０００６】本発明の目的は、めっき厚や仕上がり回路
幅寸法のばらつきがなく表面実装用高密度の配線回路を
有する印刷配線板の製造方法を提供することにある。
幅寸法のばらつきがなく表面実装用高密度の配線回路を
有する印刷配線板の製造方法を提供することにある。
【０００７】
【課題を解決するための手段】本発明の印刷配線板の製
造方法は、銅張積層板の所定の位置に穴あけしてスルー
ホールの穴と非スルーホールの穴を形成する工程と、前
記スルーホールの穴と前記非スルーホールの穴内に導電
性被膜を形成する工程と、前記スルーホールの穴内と前
記非スルーホールの穴内を含む前記銅張積層板の表面上
に電着塗装によりポジ型感光性電着レジストを形成する
工程と、このポジ型感光性電着レジスト面にスルーホー
ルと非スルーホール及びそのランド部と表面実装用パッ
ド部を除くポジパターンの配線回路部形成用マスクフィ
ルムを密着させ紫外線を照射する工程と、現像により露
光部の前記ポジ型感光性電着レジストを選択的に除去し
電着レジストを形成する工程と、アルカリ現像型耐めっ
き性ドライフィルムをラミネートし露光，現像を経て前
記スルーホール及びそのランド部と前記表面実装パッド
部を除いてめっきレジストを形成する工程と、前記ラン
ド部と前記表面実装用パッド部を酸性エッチング液で一
定量の銅をエッチングする工程と、前記スルーホールと
そのランド部と前記表面実装用パッド部に電気めっきを
施し所定の導体層厚を得る工程と、エッチングレジスト
としてめっき層を形成する工程と、前記めっきレジスト
を溶解除去する工程と、露出した銅部分をアルカリエッ
チング液で除去する工程と、更に存在する前記電着レジ
ストを除去する工程とを有する。
造方法は、銅張積層板の所定の位置に穴あけしてスルー
ホールの穴と非スルーホールの穴を形成する工程と、前
記スルーホールの穴と前記非スルーホールの穴内に導電
性被膜を形成する工程と、前記スルーホールの穴内と前
記非スルーホールの穴内を含む前記銅張積層板の表面上
に電着塗装によりポジ型感光性電着レジストを形成する
工程と、このポジ型感光性電着レジスト面にスルーホー
ルと非スルーホール及びそのランド部と表面実装用パッ
ド部を除くポジパターンの配線回路部形成用マスクフィ
ルムを密着させ紫外線を照射する工程と、現像により露
光部の前記ポジ型感光性電着レジストを選択的に除去し
電着レジストを形成する工程と、アルカリ現像型耐めっ
き性ドライフィルムをラミネートし露光，現像を経て前
記スルーホール及びそのランド部と前記表面実装パッド
部を除いてめっきレジストを形成する工程と、前記ラン
ド部と前記表面実装用パッド部を酸性エッチング液で一
定量の銅をエッチングする工程と、前記スルーホールと
そのランド部と前記表面実装用パッド部に電気めっきを
施し所定の導体層厚を得る工程と、エッチングレジスト
としてめっき層を形成する工程と、前記めっきレジスト
を溶解除去する工程と、露出した銅部分をアルカリエッ
チング液で除去する工程と、更に存在する前記電着レジ
ストを除去する工程とを有する。
【０００８】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【０００９】図１（ａ）〜（ｄ），図２（ａ）〜
（ｄ），図３（ａ）〜（ｄ）および図４（ａ），（ｂ）
は本発明の第１の実施例の製造方法を説明する工程順に
示した断面図である。第１の実施例は、まず、図２
（ａ）に示す様に、導体厚９〜３５μｍの導体層１を有
する絶縁基板２にスルーホール１ａと非スルーホール１
ｂの穴あけを行った後、図１（ｂ）に示す様に絶縁基板
２の全ての穴内のみに０．１〜３．０μｍの膜厚を有す
る導電性被膜３を形成する。導電性被膜３としてはポリ
ピロール等の五員環誘導体で形成される導電性ポリマー
やパラジュームを核とするＰｄＳ等を用いることができ
る。
（ｄ），図３（ａ）〜（ｄ）および図４（ａ），（ｂ）
は本発明の第１の実施例の製造方法を説明する工程順に
示した断面図である。第１の実施例は、まず、図２
（ａ）に示す様に、導体厚９〜３５μｍの導体層１を有
する絶縁基板２にスルーホール１ａと非スルーホール１
ｂの穴あけを行った後、図１（ｂ）に示す様に絶縁基板
２の全ての穴内のみに０．１〜３．０μｍの膜厚を有す
る導電性被膜３を形成する。導電性被膜３としてはポリ
ピロール等の五員環誘導体で形成される導電性ポリマー
やパラジュームを核とするＰｄＳ等を用いることができ
る。
【００１０】次に、図１（ｃ）に示す様に、スルーホー
ル１ａを含む絶縁基板２全面に電着塗装によりポジ型感
光性電着レジスト８をコーティングし乾燥を経て均一な
感光膜とする。さらに、図１（ｄ）に示す様に感光性電
着レジスト８面にポジ型のスルーホール１ａと非スルー
ホール１ｂとそのランド部及び表面実装用パッド部を除
く配線回路部形成用マスクフィルム４ａを密着し紫外線
９により露光する。次いで、図２（ａ）に示す様に、配
線回路部形成用マスクフィルム４ａを取り外し露光され
た部分のポジ型感光性電着レジスト８を１〜３ｗｔ％の
Ｎａ2 ＣＯ3 やＮａ2 ＳｉＯ3 等のアルカリ現像液で除
去し、電着レジスト残膜１０を得る。続いて、図２
（ｂ）に示すごとく、絶縁基板２表面全体にアルカリ現
像型耐めっき性ドライフィルム５ｂをラミネートし、図
２（ｃ）に示す様に、スルーホールとランド部及び表面
実装用パッド部めっき様マスクフィルム４ｂを介して露
光，現像した後、図２（ｄ）に示す様に、未露光部分の
アルカリ現像型耐めっき性ドライフィルム５ｂを除去
し、全てのスルーホール１ａとそのランド部及び表面実
装用パッド部以外にめっきレジスト７を形成する。さら
に、図３（ａ）に示す様に、ランド部表面を酸性のエッ
チング液で８〜２５μｍエッチング処理した後、図３
（ｂ）に示す様に、２次銅めっきとしてスルーホール１
ａとそのランド部及び表面実装用パッド部に１５〜２０
μｍの電気銅めっきを施し２次銅めっき層１１を形成す
る。これらの工程により、導体厚はトータルで１６〜３
０μｍに抑えることができ、また導体層厚のばらつきも
標準偏差で１．５μｍ以下にすることができる。
ル１ａを含む絶縁基板２全面に電着塗装によりポジ型感
光性電着レジスト８をコーティングし乾燥を経て均一な
感光膜とする。さらに、図１（ｄ）に示す様に感光性電
着レジスト８面にポジ型のスルーホール１ａと非スルー
ホール１ｂとそのランド部及び表面実装用パッド部を除
く配線回路部形成用マスクフィルム４ａを密着し紫外線
９により露光する。次いで、図２（ａ）に示す様に、配
線回路部形成用マスクフィルム４ａを取り外し露光され
た部分のポジ型感光性電着レジスト８を１〜３ｗｔ％の
Ｎａ2 ＣＯ3 やＮａ2 ＳｉＯ3 等のアルカリ現像液で除
去し、電着レジスト残膜１０を得る。続いて、図２
（ｂ）に示すごとく、絶縁基板２表面全体にアルカリ現
像型耐めっき性ドライフィルム５ｂをラミネートし、図
２（ｃ）に示す様に、スルーホールとランド部及び表面
実装用パッド部めっき様マスクフィルム４ｂを介して露
光，現像した後、図２（ｄ）に示す様に、未露光部分の
アルカリ現像型耐めっき性ドライフィルム５ｂを除去
し、全てのスルーホール１ａとそのランド部及び表面実
装用パッド部以外にめっきレジスト７を形成する。さら
に、図３（ａ）に示す様に、ランド部表面を酸性のエッ
チング液で８〜２５μｍエッチング処理した後、図３
（ｂ）に示す様に、２次銅めっきとしてスルーホール１
ａとそのランド部及び表面実装用パッド部に１５〜２０
μｍの電気銅めっきを施し２次銅めっき層１１を形成す
る。これらの工程により、導体厚はトータルで１６〜３
０μｍに抑えることができ、また導体層厚のばらつきも
標準偏差で１．５μｍ以下にすることができる。
【００１１】次に、図３（ｃ）に示す様に、スルーホー
ル１ａとそのランド部及び表面実装用パッド部のエッチ
ングレジストとして５〜２５μｍの半田めっきを施し半
田めっき層１２を形成する。その後、図３（ｄ）に示す
様に、めっきレジスト７を１〜３％のＮａ2 ＣＯ3 等の
溶液で除去した後、続いて、図４（ａ）に示す様に、露
出した銅部分をアルカリ性のエッチング液により除去
し、続いて、図４（ｂ）に示す様に、回路部の電着レジ
スト残膜１０を１〜４ｗｔ％のＮａＯＨまたは、ＫＯＨ
等の温水溶液で剥離除去し所定の配線回路１ｃを有する
Ｔ／Ｈ ＰＷＢを得る。
ル１ａとそのランド部及び表面実装用パッド部のエッチ
ングレジストとして５〜２５μｍの半田めっきを施し半
田めっき層１２を形成する。その後、図３（ｄ）に示す
様に、めっきレジスト７を１〜３％のＮａ2 ＣＯ3 等の
溶液で除去した後、続いて、図４（ａ）に示す様に、露
出した銅部分をアルカリ性のエッチング液により除去
し、続いて、図４（ｂ）に示す様に、回路部の電着レジ
スト残膜１０を１〜４ｗｔ％のＮａＯＨまたは、ＫＯＨ
等の温水溶液で剥離除去し所定の配線回路１ｃを有する
Ｔ／Ｈ ＰＷＢを得る。
【００１２】図５は本発明の第２の実施例による印刷配
線板の断面図である。第２の実施例は、図５に示すよう
に、図４（ｂ）に示す第１の実施例のスルーホール１ａ
とそのランド部及び表面実装用パッド部のエッチングレ
ジストとして用いた半田めっき層１２に代えて１．５〜
５μｍのニッケルめっき層１３上に０．０５〜３μｍの
金めっき層１４を形成した例で、ニッケルめっき層１３
と金めっき層１４を用いることもできる。
線板の断面図である。第２の実施例は、図５に示すよう
に、図４（ｂ）に示す第１の実施例のスルーホール１ａ
とそのランド部及び表面実装用パッド部のエッチングレ
ジストとして用いた半田めっき層１２に代えて１．５〜
５μｍのニッケルめっき層１３上に０．０５〜３μｍの
金めっき層１４を形成した例で、ニッケルめっき層１３
と金めっき層１４を用いることもできる。
【００１３】以上の様に、本実施例では、スルーホール
とそのランド部及び表面実装用パッド部のエッチングレ
ジストして、半田めっき及びニッケル＋金めっきを用い
ることができる為、表面実装用Ｔ／Ｈ ＰＷＢに対し、
従来工法でソルダーレジスト印刷後実施していたスルー
ホールとそのランド部及び表面実装用パッド部のみの無
電解半田めっき或は、無電解ニッケル＋金めっき工程が
不要となり、下記の効果が得られる。
とそのランド部及び表面実装用パッド部のエッチングレ
ジストして、半田めっき及びニッケル＋金めっきを用い
ることができる為、表面実装用Ｔ／Ｈ ＰＷＢに対し、
従来工法でソルダーレジスト印刷後実施していたスルー
ホールとそのランド部及び表面実装用パッド部のみの無
電解半田めっき或は、無電解ニッケル＋金めっき工程が
不要となり、下記の効果が得られる。
【００１４】（１）従来工法でめっき時に起こるソルダ
ーレジスト膜の剥離不良がなくなる。
ーレジスト膜の剥離不良がなくなる。
【００１５】（２）めっき処理を電気めっき工程で実施
出来るため、従来の無電解めっき工法よりも３０〜５０
％コスト低減できる。
出来るため、従来の無電解めっき工法よりも３０〜５０
％コスト低減できる。
【００１６】
【発明の効果】前述した様に本発明によれば、導体層の
一定量の銅をエッチング処理した後、電気銅めっきを施
し２次銅めっき層を形成し導体層厚のばらつきを最小に
押さえたので所定の回路パターン部における導体厚の標
準偏差が３μｍ以上から１．５μｍ以下に低減できるた
め、従来のテンティング工法及びパターンめっき工法よ
りも下記の効果がある。
一定量の銅をエッチング処理した後、電気銅めっきを施
し２次銅めっき層を形成し導体層厚のばらつきを最小に
押さえたので所定の回路パターン部における導体厚の標
準偏差が３μｍ以上から１．５μｍ以下に低減できるた
め、従来のテンティング工法及びパターンめっき工法よ
りも下記の効果がある。
【００１７】（１）テンティング工法では形成困難であ
った微小ランドスルーホールの形成が容易にできる。
った微小ランドスルーホールの形成が容易にできる。
【００１８】（２）パターンめっき厚のばらつき低減に
より表面実装技術への対応が図れる。
より表面実装技術への対応が図れる。
【００１９】（３）導体厚の標準偏差低減により、配線
幅＝７５μｍ，配線間隙＝１００μｍの回路密度の回路
不良率が２０％から３％に低減できる。
幅＝７５μｍ，配線間隙＝１００μｍの回路密度の回路
不良率が２０％から３％に低減できる。
【００２０】（４）従来工法でめっき次に起こるソルダ
ーレジスト膜の剥離不良がなくなる。
ーレジスト膜の剥離不良がなくなる。
【００２１】（５）めっき処理を電気めっき工法で実施
出来るため、従来の無電解めっき工法よりも３０〜５０
％コスト低減できる。
出来るため、従来の無電解めっき工法よりも３０〜５０
％コスト低減できる。
【００２２】さらに、本発明では、非スルーホールとな
る穴にはめっきを行わない為、従来の製造方法で回路形
成後行っていた二次穴明け工程が削除できる。
る穴にはめっきを行わない為、従来の製造方法で回路形
成後行っていた二次穴明け工程が削除できる。
【図１】（ａ）〜（ｄ）は本発明の第１の実施例を説明
する工程順に示した断面図である。
する工程順に示した断面図である。
【図２】（ａ）〜（ｄ）は本発明の第１の実施例を説明
する工程順に示した断面図である。
する工程順に示した断面図である。
【図３】（ａ）〜（ｄ）は本発明の第１の実施例を説明
する工程順に示した断面図である。
する工程順に示した断面図である。
【図４】（ａ），（ｂ）は本発明の第１の実施例を説明
する工程順に示した断面図である。
する工程順に示した断面図である。
【図５】本発明の第２の実施例による印刷配線板の断面
図である。
図である。
【図６】（ａ）〜（ｄ）は従来のテンティング工法によ
る印刷配線板の製造方法の一例を説明する工程順に示し
た断面図である。
る印刷配線板の製造方法の一例を説明する工程順に示し
た断面図である。
【図７】（ａ），（ｂ）は従来のテンティング工法によ
る印刷配線板の製造方法の一例を説明する工程順に示し
た断面図である。
る印刷配線板の製造方法の一例を説明する工程順に示し
た断面図である。
【図８】（ａ）〜（ｄ）は従来のパターンめっき工法に
より印刷配線板の製造方法の一例を示す工程順に示した
断面図である。
より印刷配線板の製造方法の一例を示す工程順に示した
断面図である。
【図９】（ａ）〜（ｅ）は従来のパターンめっき工法に
よる印刷配線板の製造方法の引例を示す工程順に示した
断面図である。
よる印刷配線板の製造方法の引例を示す工程順に示した
断面図である。
１ 導体層 １ａ スルーホール １ｂ 非スルーホール １ｃ 配線回路 １ｄ スルーホールランド １ｅ 表面実装用パッド １ｆ １次銅めっき層 ２ 絶縁基板 ３ 導電性被膜 ４ａ 配線回路部形成用マスクフィルム ４ｂ スルーホールとランド部及び表面実装用パッド
部めっき用マスクフィルム ４ｃ 配線回路部エッチングレジスト形成用マスクフ
ィルム ４ｄ めっきレジスト形成用マスクフィルム ５ａ 感光性ドライフィルム ５ｂ アルカリ現像型耐めっき性ドライフィルム ６ 配線回路部分のエッチングレジスト ７ めっきレジスト ８ 感光性電着レジスト ９ 紫外線 １０ 電着レジスト残膜 １１ ２次銅めっき層 １２ 半田めっき層 １３ ニッケルめっき層 １４ 金めっき層
部めっき用マスクフィルム ４ｃ 配線回路部エッチングレジスト形成用マスクフ
ィルム ４ｄ めっきレジスト形成用マスクフィルム ５ａ 感光性ドライフィルム ５ｂ アルカリ現像型耐めっき性ドライフィルム ６ 配線回路部分のエッチングレジスト ７ めっきレジスト ８ 感光性電着レジスト ９ 紫外線 １０ 電着レジスト残膜 １１ ２次銅めっき層 １２ 半田めっき層 １３ ニッケルめっき層 １４ 金めっき層
Claims (1)
- 【請求項１】 銅張積層板の所定の位置に穴あけしてス
ルーホールの穴と非スルーホールの穴を形成する工程
と、前記スルーホールの穴と前記非スルーホールの穴内
に導電性被膜を形成する工程と、前記スルーホールの穴
内と前記非スルーホールの穴内を含む前記銅張積層板の
表面上に電着塗装によりポジ型感光性電着レジストを形
成する工程と、このポジ型感光性電着レジスト面にスル
ーホールと非スルーホール及びそのランド部と表面実装
用パッド部を除くポジパターンの配線回路部形成用マス
クフィルムを密着させ紫外線を照射する工程と、現像に
より露光部の前記ポジ型感光性電着レジストを選択的に
除去し電着レジストを形成する工程と、アルカリ現像型
耐めっき性ドライフィルムをラミネートし露光，現像を
経て前記スルーホール及びそのランド部と前記表面実装
パッド部を除いてめっきレジストを形成する工程と、前
記ランド部と前記表面実装用パッド部を酸性エッチング
液で一定量の銅をエッチングする工程と、前記スルーホ
ールとそのランド部と前記表面実装用パッド部に電気め
っきを施し所定の導体層厚を得る工程と、エッチングレ
ジストとしてめっき層を形成する工程と、前記めっきレ
ジストを溶解除去する工程と、露出した銅部分をアルカ
リエッチング液で除去する工程と、更に存在する前記電
着レジストを除去する工程とを有することを特徴とする
印刷配線板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14246693A JPH077264A (ja) | 1993-06-15 | 1993-06-15 | 印刷配線板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14246693A JPH077264A (ja) | 1993-06-15 | 1993-06-15 | 印刷配線板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH077264A true JPH077264A (ja) | 1995-01-10 |
Family
ID=15315976
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14246693A Withdrawn JPH077264A (ja) | 1993-06-15 | 1993-06-15 | 印刷配線板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH077264A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998007302A1 (en) * | 1996-08-09 | 1998-02-19 | Matsushita Electric Works, Ltd. | Method for plating independent conductor circuit |
| WO1998031204A1 (fr) * | 1997-01-10 | 1998-07-16 | Ibiden Co., Ltd. | Plaquette de circuit imprime et son procede de fabrication |
| US6518513B1 (en) | 1997-06-06 | 2003-02-11 | Ibiden Co. Ltd. | Single-sided circuit board and method for manufacturing the same |
| JP2009088334A (ja) * | 2007-10-01 | 2009-04-23 | Nippon Mektron Ltd | プリント配線板の製造方法 |
-
1993
- 1993-06-15 JP JP14246693A patent/JPH077264A/ja not_active Withdrawn
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998007302A1 (en) * | 1996-08-09 | 1998-02-19 | Matsushita Electric Works, Ltd. | Method for plating independent conductor circuit |
| GB2321908A (en) * | 1996-08-09 | 1998-08-12 | Matsushita Electric Works Ltd | Method for plating independent conductor circuit |
| GB2321908B (en) * | 1996-08-09 | 2000-08-30 | Matsushita Electric Works Ltd | Process of plating on isolated conductor circuit |
| WO1998031204A1 (fr) * | 1997-01-10 | 1998-07-16 | Ibiden Co., Ltd. | Plaquette de circuit imprime et son procede de fabrication |
| US6284353B1 (en) | 1997-01-10 | 2001-09-04 | Ibiden Co., Ltd. | Printed wiring board and method of manufacturing the same |
| US6986917B2 (en) | 1997-01-10 | 2006-01-17 | Ibiden Co., Ltd. | Printed wiring board and method of manufacturing the same |
| US7594320B2 (en) | 1997-01-10 | 2009-09-29 | Ibiden Co., Ltd. | Method of manufacturing printed wiring board |
| US7765692B2 (en) | 1997-01-10 | 2010-08-03 | Ibiden Co., Ltd. | Method of manufacturing printed wiring board |
| US6518513B1 (en) | 1997-06-06 | 2003-02-11 | Ibiden Co. Ltd. | Single-sided circuit board and method for manufacturing the same |
| US7721427B2 (en) | 1997-06-06 | 2010-05-25 | Ibiden Co., Ltd. | Method for manufacturing single sided substrate |
| JP2009088334A (ja) * | 2007-10-01 | 2009-04-23 | Nippon Mektron Ltd | プリント配線板の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5258094A (en) | Method for producing multilayer printed wiring boards | |
| JPH04309290A (ja) | プリント配線板の製造方法 | |
| KR100642167B1 (ko) | 다층 회로의 제조방법 | |
| KR100969439B1 (ko) | 랜드리스 비아를 갖는 인쇄회로기판의 제조방법 | |
| KR20040061410A (ko) | 도통 관통홀이 구리로 채워진 인쇄회로기판 및 그 제조방법 | |
| JPH077264A (ja) | 印刷配線板の製造方法 | |
| JPH10215072A (ja) | 多層印刷配線板の製造方法 | |
| JPH08186373A (ja) | プリント配線板の製造方法 | |
| JPH036880A (ja) | ブリント配線板及びその製造方法 | |
| JPH06252529A (ja) | プリント配線板の製造方法 | |
| JPH08204339A (ja) | 印刷配線板の製造方法 | |
| JPH06310853A (ja) | プリント配線板の製造方法 | |
| JPS62156898A (ja) | スル−ホ−ルプリント配線板の製造方法 | |
| JPH07321461A (ja) | 印刷配線板の製造方法 | |
| JP3817291B2 (ja) | プリント配線板 | |
| JPH06318774A (ja) | 印刷配線板の製造方法 | |
| JP2000138443A (ja) | 導体パターンの製造方法 | |
| JPH118465A (ja) | アディティブ法プリント配線板の製造方法 | |
| JPH04282887A (ja) | プリント配線板の製造方法 | |
| JPH05243709A (ja) | 印刷配線板の製造方法 | |
| JPH01129494A (ja) | プリント回路板の製造方法 | |
| JPH0567871A (ja) | 印刷配線板及びその製造方法 | |
| JPH05291728A (ja) | 印刷配線板の製造方法 | |
| JPS6159891A (ja) | 印刷配線板の製造方法 | |
| JPS63216399A (ja) | プリント回路基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000905 |