JPH0773215B2 - デイジタルアナログ変換方法 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明はディジタル信号をアナログ信号に変換するディ
ジタルアナログ（D/A）変換方法に関し、特にパルスナ
ンバモジュレーション（PNM）方式又はパルスワイズス
モジュレーション（PWM）方式によるディジタルアナロ
グ変換方法に関する。

［従来の技術］ ディジタル信号をアナログ信号に変換するためのD/A変
換器としては、第５図に示すような回路10が知られてい
る。この回路10は、CMOS構造のインバータ回路12とその
出力端に接続された出力抵抗14及び出力容量16から成っ
ている。即ち、上記CMOSインバータ回路12は、直列に接
続されたPMOSスイッチ18とNMOSスイッチ20から成ってお
り、PMOSスイッチ18のソースが電源端子22に接続され、
NMOSスイッチ20のソースが基準電位点24に接続されてい
る。そしてこれらのスイッチ18,20のゲートが、該回路1
0の入力端26に接続されている。またこれらのスイッチ1
8,20のドレインが、上記出力抵抗14を介して出力端子28
に接続されると共に、該出力端子28と基準電位点との間
に上記出力容量16が接続されている。

このような構成の回路10を例えばPWM方式て動作させる
には、第６図（ａ）に示すようなPWNクロックを入力す
れば良い。同図に於いて（１）はデューティが50％のク
ロックであり、これはD/A変換器の「０」の値に相当す
る。なお、同図（ｂ）は、この入力クロックが、仮に正
弦波状に変化するとした場合に、どのような電圧に相当
するかを概略的に示している。（２）は、デューティが
100％のクロックであり、これはD/A変換器の正側のフル
スケールに相当する。（３）は、デューティが０％のク
ロックであり、これはD/A変換器の負側のフルスケール
に相当する。このことから、（４）のように、１クロッ
クの時間をt_cとし、且つ入力が正弦波で、t_n時刻に於け
る入力の振幅がsin（ωt_n）で表わされる時は、クロッ
クの論理「１」の時間t_aは、 で表わされる。また、論理「０」の時間t_aは、 で表わされる。

第７図は、第５図の等価回路を示すものであり、PMOS及
びNMOSスイッチ18及び20はそれぞれ、理想スイッチとト
ランジスタ「オン」抵抗の直列接続として表わされてい
る。即ちPMOSスイッチ18は、オン抵抗30とスイッチ32で
表わされ、NMOSスイッチ20は、オン抵抗34とスイッチ36
で表わされる。

この時、抵抗14をＲ、抵抗30をR₁、抵抗34をR₂、容量16
をＣ、出力端子28の時刻t_nに於ける電圧をV_n-1、電源端
子22の電位をＶとすると、スイッチ32がｔ秒間「オン」
した時の出力端子28の電圧変化 は、次の式で示される。

また、スイッチ36をｔ秒間「オン」した時の出力端子28
の電圧変化 は、次の（２）式で示される。

（但し、ｔはＣとＲの時定数より十分に小さいものとし
た。）時刻t_nでのスイッチ32と36の「オン」している時
間は、入力が正弦波の時には、t_aとt_bで表わされから、
時刻t_nでの出力電圧V_nは、 の加算であり、次の（３）式のように表わされる。

これを整理すると、次の（４）式のようになる。

V_n＝αＶ（１＋sinωt_n） ＋（α−β）（１−sinωt_n）V_n-1 ……（４） 上記（４）式を転開すると、次の（５）式のようにな
る。

ここで、α−βを元に戻すと、次の（６）式となる。

ここで、R₂−R₁が数Ωであるのに対して、Ｒは数十ｋΩ
であるので、（α−β）^２以下の項は十分に小さく、従
って考えなくても良い。このため、上記式（５）式は次
の（７）式で表わされる。

V_n＝αＶ（１＋sinωt_n） ＋αＶ（α−β）（１−sinωt_n）（１＋sinωt_n-1） ＝αＶ｛１＋（α−β）｝＋αVsinωt_n ＋αＶ（α−β）sinωｔ・sinωt_n-1 ……（７） この（７）の式の第１項は直流オフセット分、第２項は
入力信号に相当する出力であり、第３項は入力信号の２
次高調波となる。

［発明が解決しようとする問題点］ 以上のことから従来の回路10では、 程度の２次高調波が出る。R₂−R₁＝６Ω,R＝10kΩ,C＝3
00pF,t_c＝２×10^-6程度が現在のLSI技術で得られる値で
あり、このため２次歪は、 程度である。このままでは、D/A変換器は12bit程度の精
度しか得ることができない（74db＝6.02×ビット数（12
bit）＋２に相当）。このため従来は、R₂−R₁を合せる
ため、R₁,R₂を小さくし、その誤差を小さくするか、Ｒ
を大きくすることが考えられているが、R₁,R₂を小さく
することはトランジスタ18,20を大きくすることであ
り、遷移状態での電流が大きくなってしまい、電源に雑
音を与える。消費電力が大きくなるといった欠点があっ
た。また、Ｒを大きくすることは、外来雑音に弱くなる
といった欠点があった。このため従来の回路10は、12bi
t精度までのD/A交換器にしか適用できなかった。

本発明は上記の点ひ鑑みて成されたもので、２次歪を非
常に小さくし、以って高精度のD/A交換器を提供するこ
とが可能となるような、ディジタルアナログ変換方法を
提供することを目的とする。

［問題点を解決するための手段］ 本発明は第１の態様として、インバータ回路の出力を、
その正入力端に所定の定電圧が印加され且つその負入力
端に帰還がかけられた差動増幅回路の負入力端に供給す
るようにしたものである。

さらに本発明は第２の態様として、第１のインジバータ
回路の出力を、帰還がかけられた差動増幅回路の負入力
端に供給すると共に、符号が反対で大きさの等しいディ
ジタル信号が入力される第２のインバータ回路の出力
を、上記差動増幅回路の正入力端に供給するようにした
ものである。

［作用］ 第１の態様に於いては、差動増幅回路の正入力端に与え
られる電位をV_bとすると、上記（１）式及び（２）式
は、 となり、結果として作動増幅回路の出力端子には、 V_n＝｛αＶ−（α−β）Vb｝ ＋｛αＶ＋（β−α）Vb｝sinωt_n なる出力電圧を得る。よってこの式では、上記（７）式
の第３項に対応する項がないため、２次高調波を出さな
い。

また、第２の態様に於いては、第２のインバータ回路に
よる逆相の出力が、上記（７）式で表わされる正相の出
力から減算されるので、結果として差動増幅回路の出力
端子には、 V_n−V_n′＝２αVsint_n なる出力電圧を得る。よってこの式では、上記（７）式
の第１項及び第３項に対応する項がないため、２次高調
波だけでなく直流レベルまでも打消される。

［実施例］ 以下図面を参照して本発明の一実施例を説明する。第１
図は本発明による方法を適用して構成した回路を示すも
ので、従来と同様の回路10に、抵抗38と増幅器40を付加
したものである。即ち、CMOSインバータ回路12の出力を
抵抗14を介して増幅器40の負入力端子に与えている。こ
の増幅器40は、その正入力端子42に固定電位が与えられ
ており、またその出力が抵抗38を介してその負入力端子
に帰還されるようになっている。

このような構成のものでは、増幅器40の正入力端子42の
電位をV_bとすると、増幅器負入力もV_bとなるので、上記
（１）式及び（２）式は、次の（８）式及び（９）式の
ようになる。

これらに上記（３）式と同等の操作をして、出力電圧V_n
を求めると、次の（10）式のようになる。

V_n＝ΔV⁺（t_a）＋ΔV^-（t_b） ＝α（Ｖ−V_b）（１＋sinωt_n） −βVb（１−sinωt_n） ＝αＶ−（α＋β）V_b ＋αVsinωt_n＋（β−α）V_bsinωt_n ＝｛αＶ−（α＋β）V_b｝ ＋｛αＶ＋（β−α）V_b｝sinωt_n ……（10） この（10）式の第１項は直流オフセットであり、第２項
は入力に相当した出力である。上記（10）式からわかる
ように、本発明は適用すると、従来回路10のような２次
高調波を出さないため（上記（７）式の第３項に対応す
る項がないから）、13〜16bit精度以上の精度を有するD
/A返還器を提供できる。

第２図は、本発明の他の実施例を示すもので、増幅器40
の正入力端子42に与える電位を、上記回路10と同様の構
成の回路44を使用して発生させるようにしたものであ
る。この場合には、回路44の入力端子46には、常に
「０」の値が提供されるようにすれば良い。このような
構成としても、上記実施例と同様の効果を奏することが
できる。

第３図は、本発明の他の実施例を示すもので、第２図の
同様の回路に演算用抵抗48を付加すると共に、第２のイ
ンバータ回路12′の入力端子26′に、第１のインバータ
回路12の入力端子26に供給されるPWN又はPNMの信号を入
力するようにしたものである。

このような構成のものでは、第１のインバータ回路12に
よる正相出力V_nは上記（７）式で表わされ、また第２の
インバータ回路12′による逆相出力V_n′は、上記（７）
式の「sinωt_n」の代わりに、「−sinωt_n」を代入すれ
ばよい。すると上記（７）式は次の（11）式のようにな
る。

V_n′＝αＶ｛１＋（α−β）＋αＶ（−sinωt_n） ＋αＶ（α−β）（sinωt_n）（−sinωt_n-1） ＝αＶ｛１＋（α−β）｝＋αVsinωt_n ＋αＶ（α−β）sinωt_n・sinωt_n-1 ……（11） ここで、上記式（７）式から（11）式を減算すると、次
の（12）式のようになる。

V_n−V_n′＝αＶ｛１＋（α−β）＋αVsinωt_n ＋αＶ（α−β）sinωt_n・sinωt_n-1 −αＶ｛１＋（α−β）｝＋αVsinωt_n −αＶ（α−β）sinωt_n・sinωt_n-1 ＝２αVsinωt_n ……（12） この（12）式から理解されるように、上記のような構成
の回路によって差動化し、減算することにより、２次歪
だけでなく直流レベルまでも打消す。従って、２次高調
波によるS/NT劣化を完全になくし、D/A変換器の高精度
化を実現することができる。

第４図は他の実施例を示すもので、D/A出力をバッファ
回路でいったんバッファしてから減算を行なうものであ
り、その目的はD/A出力の負荷インピーダンスを同一に
するためである。同図は抵抗50,52を用いて反転バッフ
ァを構成している。なおこの図に於いて、54,56はバッ
ファ用増幅器、58,60は減算用抵抗である。これらの図
に示すような構成としても、第３図に示した実施例と同
様の効果を奏することができる。

このように、前述のような構成とすることによって、従
来は除去不能であったトランジスタ18,20のオン抵抗の
差による２次歪を十分に小さくすることができるため、
RNM又はPWN D/A変換器の出力に適応することにより、従
来は12bit程度だったものを16bit以上に高精度化が可能
となる。特に、条件が同一なトランジスタのオン抵抗を
同一にすることが容易なLSIに用いれば、２次歪の非常
に小さなD/A変換器を提供することができるようにな
る。

［発明の効果］ 以上詳述したように本発明によれば、２次歪を非常に小
さくし、似って高精度のD/A変換器を提供することが可
能となるような、ディジタルアナログ変換方法を提供す
ることができる。

【図面の簡単な説明】

第１図は本発明に係るディジタルアナログ変換方法を実
現するための回路の一実施例を示す図、第２図乃至第４
図はそれぞれ他の実施例を示す回路構成図、第５図は従
来のディジタルアナログ変換器に用いられる回路を示す
図、第６図（ａ）は第５図の回路に加えられるPWMクロ
ックを示す波形図、第６図（ｂ）は同図（ａ）のクロッ
ク波形が正弦波のどこに相当するかを示す図、第７図は
第５図の回路の等価回路を示す図である。 12,12′……インバータ回路、38……帰還抵抗、40……
増幅器、48,58,60……減算用抵抗、50,52……バッファ
用抵抗、54,56……バッファ用増幅器。

Claims (4)

【特許請求の範囲】
1. 【請求項１】パルスワイズスモジュレーション方式によ
   るディジタルアナログ変換方法において、CMOSインバー
   タ回路の入力にパルスワイズスモジュレーション波形を
   入力し、第１の抵抗の一方端を前記CMOSインバータ回路
   の出力に、他方端を差動増幅回路の負入力に接続し、 第２の抵抗の一方端と、他方が接地された容量の一端と
   を前記差動増幅回路の負入力に接続するとともに、前記
   第２の抵抗の他方端を前記差動増幅回路の出力に接続
   し、前記差動増幅回路の正入力に一定電位を与えること
   により、 パルスワイズスモジュレーション波形がCMOSインバータ
   回路を通るとき生じる２次歪みを除去することを特徴と
   するディジタルアナログ変換方法。
2. 【請求項２】パルスワイズスモジュレーション方式によ
   るディジタルアナログ変換方法において、第１のCMOSイ
   ンバータ回路の入力にパルスワイズスモジュレーション
   波形を入力し、第１の一方端を前記第１のCMOSインバー
   タ回路の出力に、他方端を差動増幅回路の負入力に接続
   し、 第２の抵抗の一方端と、他方が接地された第１の容量の
   一端とを前記差動増幅回路の負入力に接続するととも
   に、前記第２の抵抗の他方端を前記差動増幅回路の出力
   に接続し、 第２のCMOSインバータ回路の入力にディジタルコードで
   “0"に相当するパルスワイズスモジュレーション波形を
   入力し、出力に第３の抵抗の一方を接続し、 前記第３の抵抗の他方端および第２の容量の一方端を前
   記差動増幅回路の正入力に接続するとともに、第２の容
   量の他方を接続端子に接続して、前記第２のCMOSインバ
   ータ回路と前記第３の抵抗と前記第２の容量とにより発
   生した一定電圧を前記差動増幅回路の正入力に供給する
   ことにより、 パルスワイズスモジュレーション波形が各々のCMOSイン
   バータ回路を通るとき生じる２次歪みを除去することを
   特徴とするディジタルアナログ変換方法。
3. 【請求項３】パルスワイズスモジュレーション方式によ
   るディジタルアナログ変換方法において、 第１のCMOSインバータ回路の入力に第１のパルスワイズ
   スモジュレーション波を、第２のCMOSインバータ回路の
   入力に第１のパルスワイズスモジュレーション波とは逆
   相の第２のパルスワイズスモジュレーション波を入力
   し、 第１の抵抗の一方端を第１のCMOSインバータ回路の出力
   に、前記第１の抵抗の他方端と、他端が接地された容量
   の一端とを差動増幅回路の負入力に接続し、第２の抵抗
   の一方端を第２のCMOSインバータ回路の出力に、他方端
   を前記差動増幅回路の正入力に接続し、 他端が接地された第３の抵抗の一方端を前記差動増幅回
   路の正入力に接続し、第４の抵抗の一方端を差動増幅回
   路の負入力、他方端を前記差動増幅回路の出力に接続し
   て、 各々のCMOSインバータから発生する２次歪みを減算によ
   り打ち消すことを特徴とするディジタルアナログ変換方
   法。
4. 【請求項４】上記第１及び第２のCMOSインバータ回路は
   それぞれ、CMOSインバータ回路と、その出力端に接続さ
   れた抵抗と、該抵抗の他端に接続された他の差動増幅回
   路とを含むことを特徴とする特許請求の範囲第３項に記
   載のディジタルアナログ変換方法。