JPH0476272B2 - - Google Patents

Description

【発明の詳細な説明】 （発明の利用分野） 本発明は映像信号の時間軸変動を補正する装置
に関する。

（発明の背景） VTRなどの磁気録画再生装置あるいはビデオ
デイスクなどの映像再生装置等においては、磁気
ヘツドあるいはピツクアツプヘツドなどの信号検
出媒体と磁気テープあるいはデイスクなどの記録
媒体との相対的な位置変動によつて、再生映像信
号に時間軸変動を生じる。このような時間軸変動
がゆるやかな場合には再生画面上でゆらぎ（いわ
ゆるジツタ）となつて現われ、一方、時間軸に急
激な変化（いわゆるスキユー）がある場合には、
くねりなどの現象となつて現われ、再生画の安定
性を著しく損なう問題を本質的に持つている。

この時間軸変動の補正方法として、例えば文献
（日本放送出版協会、放送技術双書第５巻VTR技
術第６章）にも記載されているように、第２図に
示すような時間軸補正装置が従来から公知であ
る。

第２図において、１０は時間軸変動を有する映
像信号の入力端子、２０は時間軸変動の補正され
た映像信号の出力端子である。また、１は入力映
像信号をデイジタル信号に変換するＡ／Ｄ変換回
路、２はRAMなどで構成されるメモリである。
３０は水平同期信号分離回路であり、該水平同期
分離回路３０から抽出された時間軸変動を有する
水平同期信号は、書込みクロツク生成回路４０お
よび書込みアドレス制御回路５０に入力する。

書込みクロツク生成回路４０は、前記水平同期
信号に同期して、端子１０からの入力映像信号の
時間軸変動に一致した書込みクロツクを生成す
る。また、書込みアドレス制御回路５０は該書込
みクロツクにより、書込みアドレスを出力する。

したがつて、端子１０から入力してきた時間軸
変動を有する映像信号は、前記書込みクロツク生
成回路４０から出力された書込みクロツクと同期
して、Ａ／Ｄ変換回路１で逐次デイジタル信号に
変換され、書込みアドレス制御回路５０からのア
ドレスに応じてメモリ２に書込まれる。

一方、端子８０からは、時間軸変動のない安定
した基準同期信号が印加され、読取りクロツク生
成回路７０からは該基準同期信号に同期した読取
りクロツクが生成される。読取りアドレス制御回
路６０は、該読取りクロツクに同期したアドレス
を出力する。

このため、メモリ２に格納されていた映像信号
のデータは、読取りアドレス制御回路６０からの
アドレスに応じて水平走査周期毎に、順次読み出
され、読み出されたデータは、該データをアナロ
グ信号に変換するＤ／Ａ変換回路３により、前記
読取りクロツク生成回路７０から出力された読取
りクロツクに同期して、逐次アナログ信号に変換
される。したがつて、端子２０からは、時間軸変
動のない安定した映像信号が出力される。

以上の動作説明から明らかなように、この時間
軸補正装置の性能は書込みクロツク生成回路４０
の書込みクロツクの生成方法によつて左右され、
いかにして入力映像信号の時間軸変動に正確に追
従した書込みクロツクを生成させるかが装置の重
要な決め手となつている。

この書込みクロツク生成回路４０の従来例につ
いては前記の文献にも記載されているように第３
図に示すいわゆるAFC回路で構成する方式が公
知である。

第３図において、水平同期信号分離回路３０か
らの水平同期信号が端子４１を介して位相比較回
路４３の一方に入力される。４５は電圧制御発振
回路であり、その中心周波数は第２図の回路７０
からの読取りクロツクの周波数と同じ周波数にな
るように設定される。電圧制御発振回路４５の出
力は分周回路４６にて分周され、入力映像信号の
水平走査周波数と同じ周波数の信号が分周回路４
６より出力される。端子４１からの水平同期信号
と該分周回路４６からの出力は位相比較回路４３
にて位相比較され、両者の位相差に応じた誤差電
圧が位相比較回路４３より出力された位相補償回
路４４を介して電圧制御発振回路４５の制御電圧
として供給される。

以上の回路により、いわゆるAFC回路が構成
され、その負帰還制御作用によつて入力映像信号
の水平同期信号の時間軸変動に追従した出力が電
圧制御発振回路４５より得られ、この出力は書込
みクロツクとして端子４２より出力される。

以上が従来から公知の書込みクロツク生成方式
であるが、この従来方式は負帰還制御によるため
時間軸変動の周波数が高かつたり、スキユーのよ
うに急激な時間軸変動が発生したりすると本質的
にAFC系の追従誤差を生じ、時間軸変動が補正
されずに残留してしまう問題がある。また、その
補正能力を高めるためにAFC系の応答速度を高
める試みも行なわれているが、入力映像信号に含
まれるノイズにも敏感に応答し易くなつて逆に
AFC系が擾乱されるなど著しく動作が不安定に
なる問題がある。さらに、AFC系の応答速度を
高めた時には、時間軸変動量が増大した場合に
AFC系が同期引込み範囲から逸脱してしまい、
もはや時間軸補正が不能になるなどの問題を有し
ていた。

（発明の目的） 本発明の目的は、上記従来技術の欠点をなく
し、いかなる時間軸変動があつても、それを安定
かつ確実に除去できる時間軸変動の補正装置を提
供することにある。

（発明の概要） 本発明の特徴は、入力映像信号に含まれる水平
同期信号あるいはバースト信号などの水平同期情
報に瞬時瞬時位相同期した一定周波数の発振出力
を発振回路から出力し、その出力をもつて入力映
像信号のサンプリングクロツク及びメモリ書込み
クロツクとなすと共に、入力映像信号に含まれる
映像情報を有さない冗長のブランキング期間、例
えば垂直ブランキング期間において、上記発振出
力又はそれを適宜分周した出力と、所定周波数の
基準信号を発生する発生回路の出力又はそれを適
宜分周した出力とを位相比較して、位相誤差信号
を発生し、それによつて上記発振回路の発振周波
数を電圧制御する電圧制御手段に負帰還すること
により、AFC等の負帰還制御によらず、発振周
波数の安定化をはかり、入力映像信号にいかなる
時間軸変動があつても、それを安定かつ確実に除
去できるようにした点にある。

（発明の実施例） 以下、本発明を実施例により詳細に説明する。
第１図は本発明による時間軸補正装置の一実施例
を示すブロツク図、第４図，第５図はその動作説
明用の波形図である。なお、第４図は上記水平同
期情報として水平同期信号Ｓを含む入力映像信号
の水平走査期間の一部を示し、第５図は上記の冗
長のブランキング期間として入力映像信号の垂直
ブランキング期間の一部を示す。

第１図において、破線に示すブロツク４００は
本発明に係わる書込みクロツク生成回路の一実施
例を示す。

同図において、１はＡ／Ｄ変換回路，２はメモ
リ，３はＤ／Ａ変換回路であり、これらは先の第
２図の従来例と同一のものであり、同一符号で示
してある。また、３００は同期分離回路，５００
は書込みアドレス制御回路、６００は読取りアド
レス制御回路、７００は基準同期信号発生回路、
８００は同期挿入回路である。

次に、書込みクロツク生成回路４００の動作に
ついて、第４図及び第５図の波形図を用いて説明
する。

端子１０からの入力映像信号（第４図のａ，第
５図のａ）より、それに含まれる同期情報（第４
図ａのＳ，第５図ａのS₁，S₂）が同期分離回路３
００にて分離出力される。該同期分離回路３００
からの出力より、それに含まれる水平同期情報が
水平同期分離回路４０１にて分離出力（第４図の
ｂ，第５図のｂ）される。また、同期分離回路３
００からの出力より、それに含まれる垂直同期情
報が垂直同期分離回路４０２にて分離出力（第５
図のｃ）される。該垂直同期分離回路４０２から
の出力により単安定マルチ回路４０３がトリガさ
れて、入力映像信号の垂直ブランキング期間に基
づく所定時間T₀のパルス幅の出力（第５図のｄ）
が該単安定マルチ回路４０３より得られる。

該単安定マルチ回路４０３からの出力ｄはラツ
チ回路４０４にて、水平同期分離回路４０１から
の出力ｂ（例えば、ｂの立下り）により同期化さ
れ、その出力ｅは、第５図のｅに示すように、所
定時間T₁の期間“Ｌ”の信号となり、いわば入
力映像信号の垂直ブランキング期間を検知した信
号となる。水平同期分離回路４０１からの出力ｂ
は、ラツチ回路４０４からの出力ｅにより、
ANDゲート回路４０５でゲートされ、その出力
（第５図のｆ，第４図のｂ）により単安定マルチ
回路４０６がトリガされて所定時間幅τの書込み
スタートパルス（第４図のｃ，第５図のｇ）が出
力される。

その結果、単安定マルチ回路４０６からの出力
である書込みスタートパルスｇは、第５図に示す
ように、上記の垂直ブランキング期間に対応する
T₁の期間ではインヒビツトされて書込みスター
トパルスは出力されない。

発振回路４０７はイネーブル端子Ｅに入力され
る単安定マルチ回路４０６からの書込みスタート
パルスに同期して発振の開始及び停止が行なわ
れ、かつ電圧制御入力端子Ｖに入力される制御電
圧に応じてその発振周波数が可変される発振回路
であり、その具体例としてテキサス・インストウ
ルメンツ社製のイネーブル端子付の無安定マルチ
形発振回路のIC（SN74124N）などをこの発振回
路４０７として用いることができる。

この発振回路４０７のイネーブル端子Ｅに上記
書込みスタートパルスを入力させることにより、
第４図のｄ（あるいは第５図のｈの斜線部分）に
示すように、スタートパルスが“Ｈ”の期間では
発振停止してその出力は“Ｌ”となり、スタート
パルスが“Ｈ”から“Ｌ”の遷移に同期して発振
開始し、スタートパルスが“Ｌ”の期間で連続的
な発振出力が得られる。

また、単安定マルチ回路４０６からのスタート
パルスは、上記したように、垂直ブランキング期
間T₁以外でのみ出力されるため、発振回路４０
７からの出力は、第５図のｈに示すように、上記
の垂直ブランキング期間T₁では、その直前のス
タートパルス（第５図ｇのｘ）によつて同期発振
された出力が得られる。

本実施例は、この垂直ブランキング期間T₁に
おいて、いわゆるPLL回路によりその発振出力
を外部の安定な発振出力に位相同期させて、周波
数偏差を生じない安定した発振周波数を確保する
ことを特徴とするものである。

すなわち、水晶発振回路４０８にて安定した周
波数の基準クロツクを得、分周回路４０９，位相
比較回路４１０，ゲート回路４１１，位相補償回
路４１２，発振回路４０７および分周回路４１３
によりPLL回路を構成して、該発振回路４０７
からの発振出力を上記水晶発振回路４０８からの
基準クロツクに位相同期させるものである。

水晶発振回路４０８からのの出力は分周回路４
０９にて適宜１／ｎに分周され、その出力は位相
比較回路４１０の一方に供給される。該位相比較
回路４１０の他方には発振回路４０７からの出力
を分周回路４１３にて適宜１／ｍに分周した出力
が供給される。なお、分周回路４１３の各分周段
は、単安定マルチ回路４０６からの書込みスター
トパルスｇにより、リセツトされる。

位相比較回路４１０ではこれらの１／ｎおよび
１／ｍに分周された出力が位相比較され、両者の
位相差に応じた誤差信号が位相比較回路４１０よ
り出力される。ゲート回路４１１はラツチ回路４
０４からの出力ｅによつて上記の垂直ブランキン
グT₁の期間だけ位相比較回路４１０からの出力
をゲートして位相補償回路４１２に供給し、それ
以外の期間ではゲート回路４１１はオフとなつ
て、位相比較回路４１０から位相補償回路４１２
への供給は遮断されるとともに、ゲート回路４１
１の出力インピーダンスは十分高くなる。

この結果、垂直ブランキングT₁の期間でのみ
位相比較回路４１０からの位相誤差信号がゲート
回路４１１を介して位相補償回路４１２に供給さ
れ、それ以外の期間でではその位相誤差信号が位
相補償回路４１２に保持される。位相補償回路４
１２は積分回路などで構成され、この位相補償回
路４１２にて位相誤差信号は十分平滑され、また
以上のPLL回路の特性が十分安定するように特
性補償される。この位相補償回路４１２の出力は
発振回路４０７の電圧制御入力端子Ｖに入力され
る。

以上で構成されるPLL負帰還制御により、発
振回路４０７の発振出力は水晶発振回路４０８か
らの安定な基準クロツクに位相同期結合される。
そして、その発振周波数f_Wは、上記水晶発振回路
４０８からの基準クロツクの周波数をf₀とする
と、次式で考えられ、 f_W＝ｍ／ｎ・f₀ ……(1) ｍ，ｎ，f₀の値によりf_Wの値を任意に設定でき、
その設定値に対して偏差を生ずることもなく安定
した発振出力を得ることができる。

また、本実施例におけるPLL回路は、先の第
３図で述べた追値制御形のAFCとは異なり、基
準信号が一定の定値制御系であるので、基準信号
と発振出力との位相距離を小さくできること（す
なわち、分周回路４１３のｍを１に近ずけること
ができる）位相同期引込み時の位相ずれの最大値
は高々発振出力の１周期であることなどから、十
分な応答速度を得ることができて発振出力の位相
変動も生じ難く、たとえ生じたとしてもそれはわ
ずかである。しかも、発振出力の位相は、入力映
像信号に含まれる同期情報に対応する単安定マル
チ回路４０６からの書込みスタートパルスｇに瞬
時瞬時揃えられるから、前記位相変動の影響は大
幅に軽減される。

この発振回路４０７からの出力ｈは入力映像信
号のサンプリングクロツク、及びメモリ２の書込
みクロツクとして用いられる。

端子１０からの入力映像信号ａ（第４図のａ，
第５図のａ）はＡ／Ｄ変換回路１で発振回路４０
７からの出力クロツクにより逐次サンプリングさ
れて、デイジタル信号に変換される。書込みアド
レス制御回路５００はカウンタなどで構成されて
おり、単安定マルチ回路４０６からの水平走査周
期毎の書込みスタートパルスによつて計数開始さ
れ、発振回路４０７からのクロツクが所定数計数
されて時間にしてＴ（第４図参照）の間だけ、そ
の計数値に対応するアドレス信号が出力されてメ
モリ２の書込みアドレス信号として供給される。
また、このアドレス信号は単安定マルチ回路４０
６からの書込みスタートパルスｇによつて水平走
査周期毎に逐次更新されて行き、従つて、Ａ／Ｄ
変換回路１からの出力は水平走査周期単位で逐次
メモリ２に書込まれて行く。

ここで水平走査周期毎のメモリへの書込み開始
点（第４図ａのＡ）及び終了点（第４図ａのＢ）
はいずれも入力映像信号の水平走査に基づく水平
ブランキング期間内に含まれるように上記Ｔの
値、及び書込みスタートパルスのパルス幅τの値
が設定される。このため、入力映像信号の必要に
して十分なだけの映像情報だけをメモリに書込む
ことができる。

また、以上の動作から明らかなようにサンプリ
ングクロツクｈ（あるいは、メモリの書込みクロ
ツク）は入力映像信号に含まれる同期情報に瞬時
瞬時位相同期して生成されるから、そのサンプリ
ング量子化による時間軸変動は生じることなく、
また入力映像信号に含まれる時間軸変動に対して
何ら影響を受けることなく安定に、しかも上記の
PLL負帰還制御により周波数偏差なく正確なサ
ンプリングクロツクを得ることができる。

次に、第１図において水晶発振回路４０８から
の基準クロツクは分周回路４１４においてｍ／ｎ
に分周され、その出力は読取りクロツクとして読
取りアドレス制御回路６００とＤ／Ａ変換回路３
に、及び基準同期信号発生回路７００に供給され
る。この回路４１４からの読取りクロツクの周波
数f_Rは次式で与えられる。

f_R＝ｍ／ｎ・f₀ ……(2) 上記(2)式と先の(1)式より、回路４１４からの読
取りクロツクの周波数（f_R）と回路４０７からの
書込みクロツクの周波数（f_W）とは等しくなる。

基準同期信号発生回路７００にて、回路４１４
からのクロツクが適宜分周されて、入力映像信号
の同期信号（第４図ａのＳ，第５図ａのS₁，S₂）
と同じ形式で同じ周波数の基準同期信号CSと、
その基準同期信号CSのうちの水平同期信号に対
して第４図Ｃの書込みスタートパルスと同様のタ
イミングで読取りスタートパルスHSが生成され、
また基準の垂直同期信号VSが生成される。

読取りアドレス制御回路６００は先の書込みア
ドレス制御回路５００と同様にカウンタなどで構
成され、基準同期信号発生回路７００からの水平
走査周期毎の読取りスタートパルスHSによつて
計数開始される。その後、分周回路４１４からの
クロツクが所定数計数されて第４図と同様に時間
にしてＴの間だけ、その計数値に対応するアドレ
ス信号が出力されてメモリ２の読取りアドレス信
号として供給される。

また、このアドレス信号は基準同期信号発生回
路７００からの読取りスタートパルスHSによつ
て水平走査周期毎に逐次更新されて行き、従つて
メモリ２からは書込まれた映像情報が水平走査周
期単位で逐次読取られ、その出力はＤ／Ａ変換回
路３でアナログ信号に変換される。

以上の動作から明らかなように、書込みアドレ
ス制御回路５００からの書込みアドレス信号と読
取りアドレス制御回路６００からの読取りアドレ
ス信号は共に入力映像信号の水平ブランキング期
間を除くＴの期間でのみ出力されるため、メモリ
２及びＤ／Ａ変換回路３の出力には水平ブランキ
ング及び同期信号は含まれない。入力映像信号と
同様の信号形態で復元させるために、同期挿入回
路８００にてＤ／Ａ変換回路３からの出力に基準
同期信号発生回路７００からの基準同期信号CS
（Composite sync）が挿入加算される。

なお、基準同期信号発生回路７００からの基準
垂直同期信号VSは端子１００を介して図示しな
いサーボ制御装置の基準信号として出力される。

このサーボ制御装置は、上記第１図の実施例に
基づく時間軸補正装置を適用するVTRなどの磁
気録画再生装置あるいはビデオデイスクなどの映
像再生装置において、磁気ヘツドあるいはピツク
アツプヘツドなどの信号検出媒体と磁気テープあ
るいはデイスクなどの記録媒体との相対的な位相
を制御して信号を正しく再生するためのトラツキ
ング制御系などで構成され、従来から公知のもの
が用いられる。

このサーボ制御装置に上記端子１００からの基
準垂直同期信号VSが入力されることによつて、
端子１０からの入力映像信号がこの基準垂直同期
信号に位相同期するよようにサーボ制御される。
更に具体的には、入力映像信号の垂直同期信号の
位相に対して上記基準垂直同期信号の位相が時間
的に遅れた状態で位相同期するようにサーボ制御
される。

このサーボ制御により、メモリ２への書込み動
作が読取り動作より時間先行するように制御され
る。このため、メモリ２に書込まれた映像情報は
欠落なくそのすべてが変動のない安定した時間軸
で正しく読取られ、またメモリ２への書込み時に
削除されたブランキングと同期情報は同期挿入回
路８００にて読取りと同じ安定した時間軸の基準
同期信号CSによつて補われる。したがつて、端
子２０からは入力映像信号の時間軸変動が除去さ
れた安定な映像信号が正しく復元されて出力され
る。

また、上記したように書込みクロツクの周波数
（f_W）と読取りクロツクの周波数（f_R）は同じに
なるようにPLL制御されるため、入力映像信号
の時間軸変動分のみが除去され、書込みと読取り
でその時間軸が圧縮ないし伸張されて図形ひずみ
を生ずるようなことはない。さらには、書込みク
ロツクは入力映像信号の同期情報に瞬時瞬時同期
して生成されるため、スキユーのように急激な時
間軸変動が発生した場合でもそれによつて書込み
クロツク生成回路４００が擾乱されることはな
く、いかなる時間軸変動に対してもそれに正確に
追従した書込みクロツクを安定して得ることがで
きる。

なお、以上の実施例では、映像信号の同期情報
として、従来からの水平走査単位の水平同期信
号、及び垂直走査単位の垂直同期信号を用いた場
合を図示したが、本発明はこれに限るものではな
い。例えば高精細映像信号などで一部提案されて
いるように、複数の（例えば２つの）水平走査に
つき１つの水平同期情報を割り当てるような場
合、あるいは輝度情報と色度情報を１つの水平走
査期間に１つの同期情報を割り当てて時分割多重
するような場合、あるいは１つの水平走査期間に
複数の同期情報（例えば輝度情報に対する同期情
報と色度情報に対する同期情報）を割り当てるよ
うな場合にも適用できる。

また、第１図の実施例では書込みクロツクf_Wと
読取りクロツクf_Rを同じ周波数になるように設定
した場合を示したが、本発明はこれに限定される
ものではない。

一例として、端子１０に入力される映像信号が
通常の映像信号とは異なる時間軸を有する場合、
例えば原映像信号に対してｍ／ｎ倍に時間軸変換
（ｍ＞ｎとすると時間軸圧縮、ｍ＜ｎとすると時
間軸伸長）された映像信号が端子１０に入力され
た場合に、上記分周回路４１４の分周比を１（ｍ
＝ｎ）に選んで基準クロツクf₀と読取りクロツク
f_Rを同じ周波数に設定するか、あるいは上記分周
回路４１４を用いないで、上記水晶発振回路４０
８からの基準クロツクf₀を読取りクロツクf_Rとし
て直接基準同期信号発生回路７００、読取りアド
レス制御回路６００、Ｄ／Ａ変換回路３にそれぞ
れ供給すれば、上記(1)式よりf_R＝（ｎ／ｍ）f_Wの
関係が得られ、従つてこの場合には、入力映像信
号の時間軸が逆にｍ／ｎ倍に時間軸変換（ｍ＞ｎ
とすると時間軸伸長、ｍ＜ｎとすると時間軸圧
縮）されて原映像信号と同じ時間軸の信号を出力
端子２０に得ることができる。

このように、本発明によれば、上述した時間軸
の変動を除去する時間軸補正の作用の他に、時間
軸の圧縮あるいは伸長を行う時間軸変換の作用を
同時に回路規模を増やすことなく実現することが
でき、大きな経済的効果を得ることができる。

さらには第４図及び第５図に示したような負極
性の同期情報に限らず正極性の同期情報の場合に
も、また従来からの同期信号の代わりに例えば水
平ブランキングの一部に別途多重したバースト信
号などの同期情報を用いるような場合にも適用で
きるものであり、これらいずれの場合においても
本発明の主旨にそうものであつて得られる効果は
同じである。

また、第１図の実施例では基準クロツク（f₀）
を水晶発振回路４０８にて個別に発生させて基準
同期信号発生回路７００で基準同期信号（CS）
を装置内部で形成した場合を示しているが、この
基準同期信号を外部からの基準同期信号と同期結
合させるために、第６図に示すAPC回路を用い
て上記と同様の基準クロツクを得るようにしても
良く、本発明の主旨にそうものである。

すなわち、第６図において、７００は第１図と
同じ基準同期信号発生回路であつて同一符号で示
してあり、基準同期信号CS，基準垂直同期信号
VS，読取りスタートパルスHSを発生する。この
基準同期信号発生回路７００の入力には電圧制御
発振回路９５０からの出力クロツクが供給され
る。入力端子９１０には外部からの基準同期信号
が入力され、垂直同期分離回路９２０にて垂直同
期信号が分離出力される。この垂直同期分離回路
９２０からの外部基準垂直同期信号と基準同期信
号発生回路７００からの内部基準垂直同期信号
VSは位相比較回路９３０にて位相比較され両者
の位相差に応じた誤差電圧が位相比較回路９３０
より出力され、位相補償回路９４０を介して発振
回路９５０の制御電圧として供給される。

以上の回路によりAPC（あるいは、AFC）回路
が構成され、基準同期信号発生回路７００からの
内部基準垂直同期信号VSが外部からの基準垂直
同期信号に位相同期化される。発振回路９５０か
らは第１図の水晶発振回路４０８からの基準クロ
ツクと同じ周波数（f₀）の出力が得られ、端子９
６０より出力される。

以上、第６図の実施例に基づく発振回路９５０
を前記第１図の水晶発振回路４０８の代わりに用
いれば以上の時間軸補正装置を外部同期で動作さ
せることができる。

（発明の効果） 以上述べたように本発明によれば、映像信号に
いかなる時間軸変動があつても、その影響を受け
ることなく正確に追従したサンプリングクロツク
を周波数偏差なく安定して得ることができると共
に、その時間軸変動を図形ひずみなく確実に除去
できるなどの効果を得ることができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロツク図、
第２図は時間軸補正装置の従来のブロツク図、第
３図は書込みクロツク生成回路の従来のブロツク
図、第４図および第５図は第１図の各部波形図、
第６図は本発明の時間軸補正装置を外部同期で動
作させる他の実施例を示すブロツク図である。 １……Ａ／Ｄ変換回路、２……メモリ、３……
Ｄ／Ａ変換回路、３００……同期分離回路、４０
０……書込みクロツク生成回路、５００……書込
みアドレス制御回路、６００……読取りアドレス
制御回路、７００……基準同期信号発生回路、８
００……同期挿入回路。

Claims (1)

1. 【特許請求の範囲】 １ 入力される映像信号よりそれに含まれる同期
   情報を分離する同期情報分離手段と、 該映像信号に含まれる映像情報を有さない冗長
   のブランキング期間の少なくとも一部を検出する
   検出手段と、 前記分離手段からの出力に応答して発振の開始
   を制御される発振回路と、 該発振回路の発振周波数を電圧制御する電圧制
   御手段と、 所定周波数の基準信号を発生する基準信号発生
   回路と、 該基準信号発生回路からの出力又は該出力を分
   周した出力と、前記発振回路からの出力又は該出
   力を分周した出力とを位相比較し、その位相誤差
   信号を前記検出手段からの出力に基づき所定期間
   ゲートして前記電圧制御手段に帰還する手段と、 前記発振回路からの出力に基づき該映像信号を
   サンプリングしてサンプル値の信号に変換する変
   換手段と、 該変換手段からの出力信号を所定記憶容量を有
   するメモリに前記発振回路からの出力に基づく書
   込みクロツクにより逐次書込む書込み手段と、 前記基準信号発生回路からの出力に基づく読取
   りクロツクにより前記メモリに書込まれた信号を
   逐次読取る読取り手段と、 前記メモリから読取られた信号を出力する出力
   手段と を備えて構成されることを特徴とする映像信号の
   時間軸補正装置。 ２ 前記出力手段は、 前記基準信号発生回路の出力に基づき基準の同
   期信号生成する同期信号生成手段と、前記メモリ
   から読取られた信号に前記同期信号を挿入する手
   段とを具備した特許請求の範囲第１項に記載の映
   像信号の時間軸補正装置。 ３ 前記同期信号分離手段は、前記映像信号の水
   平同期信号を分離するように構成した特許請求の
   範囲第１項に記載の映像信号の時間軸補正装置。 ４ 前記検出手段は、前記映像信号の垂直ブラン
   キングの一部の期間に相応したパルスを出力する
   ように構成した特許請求の範囲第１項に記載の映
   像信号の時間軸補正装置。 ５ 前記発振回路からの出力に基づく書込みクロ
   ツクの周波数は、前記基準信号発生回路からの出
   力に基づく読取りクロツクの周波数とは異なる値
   に選ばれ、前記出力手段は、該書込みクロツクの
   周波数と該読取りクロツクの周波数の比に応じ
   て、前記入力映像信号の時間軸を圧縮ないし伸長
   した信号を出力するように構成した特許請求の範
   囲第１項に記載の映像信号の時間軸補正装置。 ６ 前記書込み手段は、前記発振回路からの出力
   パルス数を計数する計数手段で構成され、前記メ
   モリに該計数手段の出力に応じて少なくとも前記
   映像信号の水平ブランキング期間を除く映像情報
   が書込まれるようにされた特許請求の範囲第１項
   に記載の映像信号の時間軸補正装置。 ７ 前記基準信号発生回路は、外部から供給され
   る基準信号と同期した信号を生成する構成である
   特許請求の範囲第１項に記載の映像信号の時間軸
   補正装置。