JPH077457B2 - 原画のヒストグラムデータ収集装置 - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） この発明は、画像走査読取・記録装置に係り、画像に走
査記録において原画の階調変換を行う場合に必須となる
原画のヒストグラムを得る装置、より詳しくは、画像走
査読取りにおいて複数の画像領域を有する原画のヒスト
グラムデータを各画像領域毎にリアルタイムで収集する
原画のヒストグラムデータ収集装置に関する。

（従来の技術とその問題点） 画像走査読取・記録装置、たとえば平面型スキャナにお
いて、簡易な画像変換処理の一態様として、原画の濃度
分布を再配分する階調変換処理を採用している例が多い
（特開昭63−42575号公報など）。

原画の階調変換処理を行うためには、まず、原画の濃度
ヒストグラムを求めることが必要である。原画の総画素
に見合うだけの記憶容量をもったメモリ装置を用いれ
ば、この濃度ヒストグラムを求めることは比較的簡単で
ある。しかし、上記の平面型スキャナなどにおいては、
画像メモリとして、高々２走査線分程度の容量、即ち、
画像バッファしか有しないのが一般的である。そこで、
記録のための読取走査に先立って行なわれる読取走査
（プレスキャン）時に濃度データを収集し、そのヒスト
グラムを得るリアルタイム処理が要求される。

他方、原画に仕様の異なる複数の画像領域を有する場
合、階調変換は各画像に個微に対応したものにしなけれ
ばならないから、濃度ヒストグラムは各画像領域ごとに
求めることが必要になる。この発明は、大容量の画像メ
モリを備えない、プレスキャン時にリアルタイムでヒス
トグラムデータを処理する、この処理を原画の画像領域
ごとに行う。この三条件を背景とする。

上記の三条件を背景とする従来技術を第９図〜第12図に
示す。

第９図に示すように、画像領域（２），（３）を有する
原画（１）は、主走査方向（Ｙ）及び副走査方方向
（Ｘ）に光電走査される。この走査にかかる主たる信号
は、第10図に示すように、画像データの取込みタイング
を与える画素クロック、画素の信号値（濃度値など）を
示す画素データ、及び画素データの有効な読込み期間で
あるが復帰期間等の無効期間であるかを示す画素エネー
ブル信号（以下、画素ENB信号と略記する）である。画
素データを画像領域別にヒストグラム収集するために、
第11図及び概要を第12図（Ａ），（Ｂ）に示すフローに
よる処理を行っている。

第11図において、（４）はマイクロコンピュータのCP
U、（５）は同RAM、（６）はフリップフロップ回路、
（７）はラッチ回路、（８）はデコーダ（8a）を含み画
素データの取込み処理とCPU内部処理とを切り換える切
換回路である。

画素クロックに同期して入力される画素ENB信号がアク
ティブであれば、その信号がフリップフロップ回路
（６）にラッチされ、CPU（４）に割り込み処理を要求
するインタラプト信号INTをアクティブにする。その結
果、CPU（４）は第12図（Ｂ）の割り込み処理を実行
し、まず、ラッチ回路（７）において画素クロックに期
してラッチされた画素データを読み込む。

次に、この割り込みプログラムは、読取った画素データ
の画素が原画のどの領域にあるか、どの画像領域に属す
るものかを判定する。そして領域が判ると、ヒストグラ
ムを収集する領域対応のメモリブロックを求めるととも
にブロック内のアドレスを算出し、RAM（５）にアクセ
スする。当該アドレスのメモリ内容を読出し、それをも
とに値を更新演算し、同じアドレスに更新内容を書き込
む。書き換えが終わると、現在のスキャニング位置を与
えるＸ座標カウンタ,X座標カウンタの処理をして第12図
（Ａ）のメインルーチンに戻る。

この割り込み処理は、割り込み信号INTが入力されるた
びに繰り返される。原画の全領域の処理が終わったスキ
ャンエンドを判定すると、その時点でRAM（５）のメモ
リブロックには領域対応のヒストグラムが出来上がる。

ところが、ヒストグラムデータのリアルタイム収集をこ
のように割り込みプログラムによって行うと、画素デー
タの処理はCPUの処理能力に大きく依存してしまうこと
になり、仮に、画素データを高速で読取ろうとすれば、
高速処理が可能な高価なCPUに置き換えなければならな
い。また、現状では、割り込み処理ルーチンが、画素ク
ロックの周期を制限している、即ちこのクロック周期は
割り込み処理ルーチンの最大所要時間以上なければなら
ないので、結果として画素サイズが大きくなってしま
い、比較的に粗い読み取り処理となってしまう問題があ
る。又、割り込み処理ルーチンからX,Y座標カウンタの
処理を除去し（別設する）、クロック周期を短く即ち高
速の読取りとしても、割り込み処理ルーチンの所要時間
がクロッ周期より長ければ、画素を間引いてしかデータ
を収集出来ないので、原画像に忠実なヒストグラムをる
ことができない問題がある。いずれにしても、現状で
は、階調変換による高精度の記録画像をるためにその原
始データであるヒストグラムを高い精度で求めるには幾
つかの問題があり、また、的確な記録画像を得るために
その原画像の性質に鑑みこの性質を反映した精度の高い
ヒストグラムをどのようにして求めるかの課題も一つの
問題点として残されていた。

（発明の目的） そこで、この発明は、処理能力の高くはないCPUを使用
しても、また高速で画素を読取っても、原画像に忠実な
精度の高いヒストグラムの作成を可能にするとともに、
原画像（例えば、写真など）の性質に応じたより的確な
記録画像を得ることができるヒストグラムデータの収集
装置を提供することを目的とする。

（発明の構成） この発明の原画のヒストグラムデータ収集装置は、複数
の画像領域を有する原画を光電走査し画素クロックに同
期して画素データを得る画像走査読取装置に設けられ、
前記原画中の複数の領域ごとに前記画素データのヒスト
グラムを作成する装置であって、前記原画中の画像領域
を規定する位置座標に基づいて予め求められた領域識別
データ、当該領域を仮想的に分割した分割領域の主走査
方方向の続長データ、及び前記分割領域に応じた重み付
け用コードデータの組データを複数記憶するレジスタ回
路と、このレジスタ回路から出力される前記続長データ
をプリセットデータとし、画素クロックをカウントする
カウンタ回路と、前記レジスタ回路から出力される領域
識別データとコードデータをラッチするラッチ回路と、
読取った画素データを第２のアレスとし前記ラッチ回路
からの領域識別データを第１のアドレスとしてアクセス
されるメモリと、このメモリからの読出しデータに前記
ラッチ回路からのコードデータに基づく重み値を加算す
る加算回路と、少なくとも前記カウンタ回路のカウント
信号に応じて前記レジスタ回路の組データを出力させる
とともに、前記メモリのリード／ライトを制御するタイ
ミング制御回路とを備えることを特徴としている。

（作用） 主走査線に沿う読取りが、原画の別の指定され仮想的に
分割された画像領域に入ると、タイング制御回路によっ
て、レジスタ回路から組データが読出される。ラッチ回
路にラッチされた領域識別データは、メモリの第１のア
ドレスを与え、これにより領域に対応したメモリブロッ
クが指定される。他方、画素クロックに同期して入力さ
れる画素データは、メモリの第２のアドレスを与え、こ
れにより前記メモリブロック内の所定アドレスが指定さ
れる。カウンタ回路は、画素クロックをカウントし、カ
ウント中は現在読み取っている画素のデータが当該領域
中のいずれの分割領域のものであるかを示し、加算回路
では、前記の指定アドレスにアクセスして読出された内
容に前記ラッチ回路からのコードデータに基づく重み
値、たとえば「２」を加算して、結果は、読出しと同様
にタイミング制御回路により同じアドレスに書き込ま
れ、記憶内容が更新される。上記の重み値を加算する動
作は、主走査線が主走査方向の異なる分割領域に入るご
とに異なる重み値をもって行なわれ、副走査方向にこれ
ら動作を進めてゆくに従って、メモリの当該領域対応の
ブロックに重み付けられたヒストグラムデータが蓄積さ
れてゆく。

以下には、後述する実施例の理解を容易にするため、実
施例の基礎となる参考例を掲げ、まずこの参考例によっ
て本発明の概要を説明する。

（参考例） 第１〜５図により参考例を説明する。第４図は、画像領
域A,B,Cと領域Ｚを有する原画（11）を示している。走
査処理に先立って、座標入力器により画像領域A,B,Cの
座標を読取装置に入力する。第４図示のような矩形であ
れば、第９図と同様に対角の２点を指定する。

座標入力が終了すると、読取装置のマイクロコンピュー
タ（図示せず）は、この入力データをもとに、原画（1
1）における領域A,B,C,Zが主走査線を区切る長さを主走
査線ごとに演算する。画素サイズを単位とすると、その
長さは、Ｌ個のように整数値で表わされる。このＬを続
長データとする。

マイクロコンピュータは、主走査線X₁,X₂,X₃,X₄,…Xnご
とに求めた続長データＬとその続長データがどの領域に
属するものであるかを示す領域識別データ（IDデータ）
a,b,c,zを対として、第５図に示すようなデータテーブ
ルを作る。主走査線X₃を例にすると、有効走査の始端か
らＡ領域が長さL₃続き、続いて領域Ｂが長さL₄だけ続
き、次いで領域Ｃが長さL₅続いて、最後の領域Ｚが長さ
L₆続き、有効走査の終端に至ることを示す。

第１図は、参考例及び後述する実施例のヒストグラムデ
ータ収集装置のブロック回路図である。

ヒストグラムデータを記憶するRAM（21）は、読取装置
の動作を統括制御するマイクロコンピュータ（図示せ
ず）の内部メモリを使用している。

RAM（21）は、CPUインターフェイス（22）を介してCPU
バス,CPUと接続されている。

先入れ先出しレジスタ回路（23）（以下、FIFO回路とい
う）は、そのデータ入力ＤがCPUインターフェイス（2
2）を介してCPUと接続され、データ書込み入力▲▼
はCPUバスを介してCPUと接続され、第５図に示したデー
タテーブルの続長データと領域識別データのデータ対を
複数記憶することができる。

ラッチ回路（24）は、タイング制御回路（25）の出力信
号ｊによってFIFO回路（23）から出力される対データの
うち、領域識別データを画素クロック信号ｃに同期して
ラッチする。他方、プリセットカウンタ回路（26）は、
FIFO回路（23）の出力のうち、続長データをタイング制
御回路（25）の出力信号ｅによって、画素クロック信号
ｃに同期してロードする。カウンタ回路（26）は、画素
クロック信号をカウントし、カウント値がロードデータ
になれば、Dec Outから信号ｆを出力する。

ラッチ回路（24）の出力g₁は、バッファ回路（27）に入
力される。他方、画素データｂは、画素クロック信号ｃ
に同期してラッチ回路（28）にラッチされ、出力はバッ
ファ回路（27）に入力される。バッファ回路（27）の出
力は、FAM（21）のアドレスバス（29）に接続されてい
て、バッファ回路（27）はアドレスバッファとして機能
する。

CPUから直接アクセスされるRAM（21）は、また、タイミ
ング制御回路（25）からもアクセスされる。タイミング
制御回路（25）から出力される信号ｈによりリード・ア
クセスされ、バス上でデータが衝突しないように信号ｈ
を遅延させた信号ｉによりライト・アクセスされる。

加算回路（30）は、RAM（21）から延びるデータバス（3
4）にＡ入力が接続されたアダー回路（31）と、加算結
果Ｓを信号ｈに同期してラッチするラッチ回路（32）と
からなり、ラッチ回路（32）の出力はRAM（21）の▲
▼信号である信号ｉに同期してRAMのデータバス（3
4）に乗せられる。アダー回路（31）の加算入力Ｂに
は、所定値として、たとえば固定値の「１」や、ラッチ
回路（24）の出力g₂に応じてルックアツプテーブル（3
3）で参照され出力される「１」以外の値の入力も可能
である。

尚、出力g₂及びルックアツプテーブル（LUT）（33）に
ついては、本発明の実施例として後述する。ここに示し
た参考例では、アダー回路（31）で単に＋１するものと
して、すなわち画素データの１個がヒストグラムの１つ
のデータになるものとして説明している。

第１図の回路動作を、第２図のCPUが実行するフロー及
び第３図のタイミングチャートによって説明する。ま
た、より具体的に、第４図，第５図に示した主走査線X₃
を処理する場合を例示する。L₃＝3,L₄＝1,L₅＝５の場合
である。

まず、第２図において、ヒストグラム収集のメインプロ
グラムがスタートすると、ステップ（S1）でヒストグラ
ムメモリ部すなわちRAM（21）の該当領域を初期化す
る。次のステップ（S2）では、予め入力されている画像
領域の座標に基づいて、続長データを算出するととも
に、その領域識別データを付けて第５図に示したデータ
テーブルを作成し、これを設定する。ステップ（S3）で
はFIFO回路（23）の状態をモニタし（第１図においてこ
のモニタ用の配線は省略している）、データ入力可能で
あれば、ステップ（S4）に進み、既に求められている
（続長データ＋領域識別データ）の対データを処理順に
FIFO回路（23）にセットする。ステップ（S5）は、走査
が全領域にわたって終了したかどうか、スキャンエンド
を判定する。終了でなければ、ステップ（S3）に戻り、
FIFO回路（23）の状態をチェックし、FIFO回路（23）か
らデータが読出されていたら、前に書込んだ対データの
次の対データをステップ（S4）でセットし、これを全て
のデータを書込むまで繰り返す。

主走査線X₃を処理する場合、走査線X₂の終了からこの走
査線の開始の前に、最初の対データ（L₃,a）がFIFO回路
（23）からそれぞれカウンタ回路（26），ラッチ回路
（24）にロードされる。画素クロックｃに同期して最初
の画素データ（P0）が入力されると、領域識別信号g
₁（ａ）によって、ヒストグラムを記憶憶するRAM（21）
のメモリブロックが選択され、かつ画素データのラッチ
出力ｄ（P0）がこのメモリブロック内のアドレスを与え
てアクセス可能となる。RAM（21）の▲▼信号ｈに
より、そのアドレスの内容が読み出され、加算回路（3
0）で所定値「１」を加算され、引続く▲▼信号ｉ
によって、同じアドレスに累積データが書込まれる。

今、L₃＝３であり、上記の動作は３回、カウンタ回路
（26）のDec Out信号が出力されるまでで繰り返えされ
る。Dec Out信号がカウント値ｆが１のとき出力される
ものとして、第３図のタイミングチャート上にその数値
が記載されている。

Dec Out信号が出力されると、タイミング制御回路（2
5）を経由して、カウンタロード信号▲▼（ｅ）が
このカウンタ回路（26）に入力され、画素データｂ（P
3）に対応する次の画素クロックｃに同期してFIFO回路
（23）から次の対データ（L₄,b）がそれぞれカウンタ回
路（26），ラッチ回路（24）にロードされる。そして、
この新しいカウントデータと領域識別データによって同
様の処理が反復される。

（実施例） 次に、実施例を説明する。

例えば画像の一例として写真を取り挙げる。写真の撮影
目的，行為から考えると、写真画像においては、一般的
に、重要であるのは中央部であって、周辺部に至るに従
い重要度は低下する。この写真画像を読取り、階調変換
として記録する場合、写真画像全域にわたる濃度分布を
単純にヒストグラムとして求めると、重要でない周辺部
のデータが重要である中央部に悪影響を与えるといった
ことが考えられる。そこで、１つの画像中で、たとえ
ば、重要な領域，そうでない領域，及びこれらの中間の
領域というふうに仮想的に区分して、それぞれの領域に
対応づけてヒストグラム累積の重み付けを変えると、画
像の性質に見合ったより的確な記録画像が得られる。

上記の趣旨に沿う、ヒストグラムを重み付けして求める
装置は、上述の参考例を変形することにより実現可能で
ある。第６図，第７図，第１図を参照して説明する。

第６図は、第４図に示した原画（11）中の画像領域Ｃを
取り出して示している。この画像領域Ｃが例えば写真画
像であるとする。中央部，中間部，周辺部の順に重要度
が低下するものとして、ヒストグラムデータの重み付け
を、中央部には「３」，中間部に「２」，周辺部には
「１」を与えるものとする。このため、１つの画像Ｃを
仮想的な３つの領域に区分し、先の参考例で示した続長
データをこの仮想的な３つの領域にも適用し、かつ重み
付けを続長データに対応付けたコードで設定する。

主走査線X₄の例示のように、続長データL₉は、L₉₁〜L₉₅
に分解され、かつ第７図に例示するように、それぞれの
続長データに、第１図の加重テーブル（33）参照用のコ
ードを設定する。加重テーブル（33）は、ラッチ回路
（24）からコードデータが入力されると、対応の重みデ
ータを出力し、これをダー回路（31）の加算値とする。

なお、上記の重み付けは、コードによって加重テーブル
を参照して行うものとしたが、コードそのものを重みの
２進値としてもよい。この場合、加重テーブルを備えず
とも、単なるラッチ回路で代替可能となる。

また、画像に対し、重み付けするか否かは、画像領域の
座標入力に続けてこれを指定すればよく、又、重み付け
する場合、その仮想領域をどのように割り振るかは、予
めパターン化された標準を作成しておき、画像の特性に
応じてオペレータが任意にパターンを指定することによ
って、マイクロコンピュータにより自動的に割り振りが
可能である。

上記の参考例、実施例はいずれも、原画中に矩形の画像
領域を有する場合を示したが、第８図に示す原画（41）
のように、原画に、矩形のほか、円形，三角形，楕円
形，星形,L字形などの異種または同種の複数の画像領域
を有していても、同様に本発明を適用しうることを妨げ
るものではない。

なお、この明細書でいうヒストグラムは、実施例として
は、濃度ヒストグラムを前提にしているが、この「濃
度」の語は、狭義の光学的濃度値を示すほか、マンセル
バリューや原画読取装置の出力信号レベル、シェーディ
ング補正後の信号レベル、それに、網点画像における網
点面積率など、光学的濃度値に応じた量一般を指すもの
とする。

（発明の効果） 以上のように、この発明によれば、画像を読取りその画
素データのヒストグラム収集処理に直接CPUが介在しな
いので、処理能力が高くはない安価なCPUを使用でき、
また、画素読取りのためのクロック周期の制約が大幅に
緩和されるので、高速の読取り、すなわち高精度な読取
りが可能となって精度の高いヒストグラムを得ることが
でき、これによって記録画像の品質を向上させることが
できる。また、本発明にかかる装置は、特に小型，簡易
型の画像走査読取装置に限ることなく、大型，中型及び
読取りの精細度の如何にかかわらず広く適用可能である
ので、汎用性の点でもその利用価値は大きい。さらに、
本発明によれば、画像領域内を分割してその分割領域に
画像の性質に応じた重み値を付与しこの重み値を用いて
重み付けられたヒストグラムを収集するように構成した
ので、画像の性質に見合ったより的確な記録画像が得ら
れる効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例のブロック回路図、 第２図は参考例、実施例におけるCPU処理の概略フロー
チャート、 第３図は第１図の回路における信号のタイミングチャー
ト、 第４図は参考例における原画走査の説明図、 第５図は参考例における続長データを領域識別データの
データテーブルの概念図、 第６図は本発明の一実施例に係る画像内重み付けを説明
するための図、 第７図は重み付けデータの設定の仕方の説明図、 第８図は原画内に置く各種画像の形態を示す図、 第９図は複数の画像領域を有する原画を読取り走査する
説明図、 第10図は画像信号のタイミングの説明図、 第11図は従来例のブロック回路図、 第12図は従来例のCPU処理のフローチャートである。 A,B,C……画像領域、11……原画、23……先入れ先出し
レジスタ回路（FIFO回路）、26……プリセットカウンタ
回路、24……ラッチ回路、21……RAM、30……加算回
路、25……タイミング制御回路、31……ルックアツプテ
ーブル（加重テーブル）。

Claims (1)

【特許請求の範囲】
1. 【請求項１】複数の画像領域を有する原画を光電走査し
   画素クロックに同期して画素データを得る画像走査読取
   装置に設けられ、前記原画中の複数の領域ごとに前記画
   素データのヒストグラムを作成する装置であって、 前記原画中の画像領域を規定する位置座標に基づいて予
   め求められた領域識別データ、当該領域を仮想的に分割
   した分割領域の主走査方向の続長データ、及び前記分割
   領域に応じた重み付け用コードデータの組データを複数
   記憶するレジスタ回路と、 このレジスタ回路から出力される前記続長データをプリ
   セットデータとし、画素クロックをカウントするカウン
   タ回路と、 前記レジスタ回路から出力される領域識別データとコー
   ドデータをラッチするラッチ回路と、 読取った画素データを第２のアレスとし前記ラッチ回路
   からの領域識別データを第１のアドレスとしてアクセス
   されるメモリと、 このメモリからの読出しデータに前記ラッチ回路からの
   コードデータに基づく重み値を加算する加算回路と、 少なくとも前記カウンタ回路のカウント信号に応じて前
   記レジスタ回路の組データを出力させるとともに、前記
   メモリのリード／ライトを制御するタイミング制御回路
   と、 を備えることを特徴とする原画のヒストグラムデータ収
   集装置。