JPH0775292B2 - バイアス回路 - Google Patents
バイアス回路Info
- Publication number
- JPH0775292B2 JPH0775292B2 JP61054761A JP5476186A JPH0775292B2 JP H0775292 B2 JPH0775292 B2 JP H0775292B2 JP 61054761 A JP61054761 A JP 61054761A JP 5476186 A JP5476186 A JP 5476186A JP H0775292 B2 JPH0775292 B2 JP H0775292B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- mos transistor
- voltage
- bias
- mos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はバイアス回路、特に半導体基体上に生成した演
算増幅器のバイアス電流を供給するのに好適なバイアス
回路に関する。
算増幅器のバイアス電流を供給するのに好適なバイアス
回路に関する。
従来の演算増幅器のバイアス回路は、第２図に示すよう
なゲートとドレインを接続したダイオード接続MOSトラ
ンジスタにより電源電圧を分圧し、そのトランジスタを
流れる電流をカレントミラー回路によつて取り出しバイ
アス電流を得ていた。
なゲートとドレインを接続したダイオード接続MOSトラ
ンジスタにより電源電圧を分圧し、そのトランジスタを
流れる電流をカレントミラー回路によつて取り出しバイ
アス電流を得ていた。
しかし、電源電圧およびMOSトランジスタの閾値電圧が
ばらついた場合カレントミラー回路に流れる電流が大き
く変動するので特に演算増幅器のような安定なバイアス
電流を必要とする装置には適していなかつた。
ばらついた場合カレントミラー回路に流れる電流が大き
く変動するので特に演算増幅器のような安定なバイアス
電流を必要とする装置には適していなかつた。
本発明の目的は、電源電圧およびMOSトランジスタの閾
値電圧のばらつきに対して安定なバイアス電流を供給す
ることにある。
値電圧のばらつきに対して安定なバイアス電流を供給す
ることにある。
上記のようなバイアス電流を得るため、MOSトランジス
タの閾値電圧によつてのみ変化し、電源電圧に対しては
安定な電位を発生し、その電位をカレントミラー回路の
定電流MOSトランジスタに供給し、閾値電圧のばらつき
に対して安定なバイアス電流を発生させるように構成し
た。
タの閾値電圧によつてのみ変化し、電源電圧に対しては
安定な電位を発生し、その電位をカレントミラー回路の
定電流MOSトランジスタに供給し、閾値電圧のばらつき
に対して安定なバイアス電流を発生させるように構成し
た。
以下、本発明の一実施例を第１図により説明する。本バ
イアス回路は、ダイオード接続MOSトランジスタ１〜
３、MOSトランジスタ１とカレントミラーとなるMOSトラ
ンジスタ4,フイードバツクを施した電流源回路のMOSト
ランジスタ５〜８、MOSトランジスタ4,5のドレイン接続
点をゲート信号とするMOSトランジスタ11−１、およびM
OSトランジスタ11−１を電流源として演算増幅器に必要
な電位を発生するMOSトランジスタ9,10,12〜14で構成さ
れる。バイアス回路の出力25,26は、第３図に示す演算
増幅器のMOSトランジスタ15,21および20に供給される。
イアス回路は、ダイオード接続MOSトランジスタ１〜
３、MOSトランジスタ１とカレントミラーとなるMOSトラ
ンジスタ4,フイードバツクを施した電流源回路のMOSト
ランジスタ５〜８、MOSトランジスタ4,5のドレイン接続
点をゲート信号とするMOSトランジスタ11−１、およびM
OSトランジスタ11−１を電流源として演算増幅器に必要
な電位を発生するMOSトランジスタ9,10,12〜14で構成さ
れる。バイアス回路の出力25,26は、第３図に示す演算
増幅器のMOSトランジスタ15,21および20に供給される。
次に動作説明を行う。MOSトランジスタ５〜８はフイー
ドバツクループを持つた電流源回路であるので、MOSト
ランジスタ６〜８に流れる電流Ｉの変動はMOSトランジ
スタ4,5で構成される増幅器の利得によつて抑えること
ができる。
ドバツクループを持つた電流源回路であるので、MOSト
ランジスタ６〜８に流れる電流Ｉの変動はMOSトランジ
スタ4,5で構成される増幅器の利得によつて抑えること
ができる。
Ａ点の電位は （IDはドレイン電流、βはMOS形状に依存するパラメー
タ）と表わすことができる。したがつてVAの電位は端子
24に加えられる電源電圧に対してほとんど依存しない。
このVAをMOSトランジスタ11−１のゲートに供給する。M
OSトランジスタ9,10はダイオード接続であるため、トラ
ンジスタの電流値はMOSトランジスタ11−１のゲート電
圧によつてのみ決定される。VAの電位はVthによつて変
化するのでMOSトランジスタ11−１に流れる電流はMOSト
ランジスタの閾値電圧の影響が相殺され、ほぼ一定とな
る。またMOSトランジスタ11−１と11−２をひとつのト
ランジスタにし、実効ゲート長を長くすることによつて
も同様の動作を行うことができる。すなわち、本発明の
バイアス回路は第２図のような一般に知られているMOS
トランジスタで構成されたバイアス回路において、その
閾値による変動を、電源電圧によつて変動せず、閾値に
よつて変動する電圧で可変インピーダンスを制御するこ
とによつて、安定したバイアス電流を発生することがで
きる。
タ）と表わすことができる。したがつてVAの電位は端子
24に加えられる電源電圧に対してほとんど依存しない。
このVAをMOSトランジスタ11−１のゲートに供給する。M
OSトランジスタ9,10はダイオード接続であるため、トラ
ンジスタの電流値はMOSトランジスタ11−１のゲート電
圧によつてのみ決定される。VAの電位はVthによつて変
化するのでMOSトランジスタ11−１に流れる電流はMOSト
ランジスタの閾値電圧の影響が相殺され、ほぼ一定とな
る。またMOSトランジスタ11−１と11−２をひとつのト
ランジスタにし、実効ゲート長を長くすることによつて
も同様の動作を行うことができる。すなわち、本発明の
バイアス回路は第２図のような一般に知られているMOS
トランジスタで構成されたバイアス回路において、その
閾値による変動を、電源電圧によつて変動せず、閾値に
よつて変動する電圧で可変インピーダンスを制御するこ
とによつて、安定したバイアス電流を発生することがで
きる。
本発明によれば、演算増幅器などのバイアス電流の電源
電圧およびMOSトランジスタの閾値電圧に対する変動を
約1/2に抑えることができるので特に消費電力の低減に
効果がある。
電圧およびMOSトランジスタの閾値電圧に対する変動を
約1/2に抑えることができるので特に消費電力の低減に
効果がある。
第１図は本発明によるバイアス回路の一実施例の回路
図、第２図は従来構成のバイアス回路の回路図、第３図
は本発明のバイアス回路がバイアス電位を供給する演算
増幅回路の回路図である。 １〜10,11−1,11−2,12−22…MOSトランジスタ、23…キ
ヤパシタ、24…電源、25…バイアス電圧（１）、26…バ
イアス電圧（２）、27…演算増幅器の正入力端子、28…
演算増幅器の負入力端子。
図、第２図は従来構成のバイアス回路の回路図、第３図
は本発明のバイアス回路がバイアス電位を供給する演算
増幅回路の回路図である。 １〜10,11−1,11−2,12−22…MOSトランジスタ、23…キ
ヤパシタ、24…電源、25…バイアス電圧（１）、26…バ
イアス電圧（２）、27…演算増幅器の正入力端子、28…
演算増幅器の負入力端子。
Claims (2)
- 【請求項１】ドレイン電極とゲート電極が接続された第
1,第２のMOSトランジスタ（9,10）と、可変インピーダ
ンス素子（11−１）とドレイン電極とゲート電極が接続
された第３のMOSトランジスタ（11−２）とが直列に接
続された第１の回路と、 ゲート電極が上記第１のMOSトランジスタのゲートに接
続された第４のMOSトランジスタ（12）とドレイン電極
とゲート電極が接続された第５および第６のMOSトラン
ジスタ（13,14）とが直列に接続された第２の回路と、 上記第１および第２の回路に共通に電圧を供給する電圧
源と、 上記電圧源に接続され、上記電圧源の電圧によって変化
せず、構成要素であるMOSトランジスタの閾値電圧によ
って変動する電圧を発生する第３の回路、 上記第３の回路で上記可変インピーダンスを可変し、少
なくとも、第１のMOSトランジスタのゲート電圧をバイ
アス電圧として出力することを具備してなることを特徴
とするバイアス回路。 - 【請求項２】第１項記載のバイアス回路において、上記
第３の回路は、ダイオード接続され、かつ直列接続され
た第7,第8,第９のMOSトランジスタ（1,2,3）と、上記第
７のMOSトランジスタと共にカレントミラー回路を構成
する第10のMOSトランジスタ（４）と、上記第10のMOSト
ランジスタの接続されたフイードバツク回路を持つ電流
源回路と、上記第10のMOSトランジスタのドレイン電極
の電位を上記可変インピーダンス素子に加える回路とを
有して構成されたことを特徴とするバイアス回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61054761A JPH0775292B2 (ja) | 1986-03-14 | 1986-03-14 | バイアス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61054761A JPH0775292B2 (ja) | 1986-03-14 | 1986-03-14 | バイアス回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62213406A JPS62213406A (ja) | 1987-09-19 |
| JPH0775292B2 true JPH0775292B2 (ja) | 1995-08-09 |
Family
ID=12979749
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61054761A Expired - Fee Related JPH0775292B2 (ja) | 1986-03-14 | 1986-03-14 | バイアス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0775292B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7265631B2 (en) * | 2005-03-12 | 2007-09-04 | Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. | Transimpedance amplifier with signal amplification circuit that performs power signal regulation |
-
1986
- 1986-03-14 JP JP61054761A patent/JPH0775292B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62213406A (ja) | 1987-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6448750B1 (en) | Voltage regulator for non-volatile memory with large power supply rejection ration and minimal current drain | |
| JP2689708B2 (ja) | バイアス電流制御回路 | |
| US5404053A (en) | Circuit for controlling the maximum current in a MOS power transistor used for driving a load connected to earth | |
| JP2592234B2 (ja) | 半導体装置 | |
| US5266887A (en) | Bidirectional voltage to current converter | |
| JP2003514478A (ja) | 増幅器 | |
| US4232261A (en) | MOS Control circuit for integrated circuits | |
| KR920010237B1 (ko) | 증폭회로 | |
| GB2159305A (en) | Band gap voltage reference circuit | |
| EP1014567B1 (en) | Improvements in or relating to an operational amplifier | |
| JPH0775292B2 (ja) | バイアス回路 | |
| US5617056A (en) | Base current compensation circuit | |
| JPH0934572A (ja) | 電源回路 | |
| JPH0612856B2 (ja) | 増幅回路 | |
| JPH0628013B2 (ja) | レギュレ−タ回路 | |
| KR100286097B1 (ko) | Mesfet 바이어스 안정을 위한 dc바이어스 보상 회로 | |
| JPH11145741A (ja) | 集積化バイアス回路 | |
| JPH0526363B2 (ja) | ||
| JP2698702B2 (ja) | レギュレータ回路の出力トランジスタ飽和防止回路 | |
| US6111438A (en) | Current memory and circuit arrangement comprising current memories | |
| JP2793343B2 (ja) | バイアス回路 | |
| JPH0248894Y2 (ja) | ||
| JPH02116203A (ja) | 温度補償型アクテイブバイアス増幅器 | |
| JPS6313203B2 (ja) | ||
| JP2546371B2 (ja) | 差動論理回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |