JPH077529A - 分数サンプル／シンボル時間を有する変調器 - Google Patents

分数サンプル／シンボル時間を有する変調器

Info

Publication number
JPH077529A
JPH077529A JP5324706A JP32470693A JPH077529A JP H077529 A JPH077529 A JP H077529A JP 5324706 A JP5324706 A JP 5324706A JP 32470693 A JP32470693 A JP 32470693A JP H077529 A JPH077529 A JP H077529A
Authority
JP
Japan
Prior art keywords
symbol
clock
counter
decimation
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5324706A
Other languages
English (en)
Inventor
Jr John D Kaewell
ジョン・デー・カエウエル
David M Cooley
デイビッド・エム・クーレイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Raytheon Co
Original Assignee
Hughes Aircraft Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hughes Aircraft Co filed Critical Hughes Aircraft Co
Publication of JPH077529A publication Critical patent/JPH077529A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/02—Digital function generators
    • G06F1/03—Digital function generators working, at least partly, by table look-up
    • G06F1/0321—Waveform generators, i.e. devices for generating periodical functions of time, e.g. direct digital synthesizers
    • G06F1/0328—Waveform generators, i.e. devices for generating periodical functions of time, e.g. direct digital synthesizers in which the phase increment is adjustable, e.g. by using an adder-accumulator
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
    • H04L27/12—Modulator circuits; Transmitter circuits
    • H04L27/122—Modulator circuits; Transmitter circuits using digital generation of carrier signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】 【目的】 単位シンボル時間に非整数のサンプルを効果
的に発生する改良されたデジタル変調器を提供する。 【構成】 Ｍ／Ｎ ×（データサンプルクロック）に等
しい周波数を有するクロックに応答してデシメーション
カウンタを動作し、分数サンプル又はシンボル時間を提
供できるアキュムレータであって、データシンボルクロ
ックを発生してサンプルされたデータ列（２１）からの
ＦＳＫシンボルを選択する。ここでＭは補間係数及びＮ
はデシメーション係数である。デシメーションカウンタ
がモジュロＭ動作のためにラップアラウンドしたとき、
分数重みが現在のＦＳＫシンボルに関して計算され、新
たなＦＳＫシンボルが選択され、そして分数重みが前記
新たなシンボルに対して計算される。デシメーションカ
ウンタがラップしていないときは、全重みが現在のＦＳ
Ｋシンボルに対して出力される。

Description

【発明の詳細な説明】
【０００１】本発明はデジタル通信システムに関し、特
に各シンボル時間に非整数(non-integer) を効果的に生
成できるデジタル変調器に関する。本発明は特に周波数
偏移変調(frequency shift keying)及びクワドラチャー
位相偏移変調(quadrature phase shift keying) を異な
るレートで適用するデジタル細胞状遠距離通信(digital
cellular telecomunication) に適用される。
【０００２】細胞状遠距離通信のようなデジタル音声通
信システムにおいて、入力サンプル速度を出力サンプル
速度とは異なる速度に設定することができる。その結
果、入力と出力のサンプル数に非整数関係が生じす。現
在の米国アナログ細胞状電話標準(U.S.analog cellular
telephone standerd)における特定例のように、制御チ
ャンネルは周波数偏移変調（ＦＳＫ：frequency shift
keying）のシンボルレート(symbol rate) １０ＫＨｚを
使用している。新たな米国デジタル細胞状電話標準ＥＩ
Ａ／ＩＳ−５４Ａ(Electronic Industries Association
/Interim Standard)は２３．３ K-Symbol/Sec.ＱＰＳＫ
(Qqadrature Phase Shift Keying) 変調を用いる制御信
号伝送を加えている。この場合、上記１０ K-Symbol/Se
c.ＦＳＫ変調を発生する変調器と同一の変調器が、２
４．３ K-Symbol/Sec.QPSK 変調を生成することが望ま
しい。これは単位ＦＳＫシンボル時間あたり２．３４ Q
PSKサンプルとなる。
【０００３】単位シンボル時間毎に非整数のサンプルを
有する変調波形を合成するのに使用できる２つの一般的
な方法がある。第１の方法はダイレクトデジタルシンセ
サイザ（ＤＤＳ：Direct Digital Synthesizer ）を遥
かに高いクロックレートで走らせその出力を減少(decim
ate)し、単位シンボル時間毎に所望数のサンプルを達成
する。他の方法は単位シンボル時間毎に整数のサンプル
を有する変調を発生し、そして適当なフィルタを用いて
所望サンプルレートに補間(interpolate) ／減少する。
【０００４】従って本発明の目的は単位シンボル時間に
非整数のサンプルを効果的に発生する改良されたデジタ
ル変調器を提供することである。
【０００５】本発明はＤＤＳ法の改良であって、単位シ
ンボル時間に非整数のサンプルを有する変調波形を合成
するものである。従来の方法がより高いサンプリングレ
ートでＤＤＳを動作させ、その出力を減少するのに比
べ、この新しい実施方法は新たな出力サンプルが必要と
なったときに、ＤＤＳを動作させるだけである。この発
明により、デジタル変調が合成でき、それは単位シンボ
ル時間に効果的に非整数のサンプルで構成される。分数
のサンプル／シンボル変調を行えることにより、固定デ
ジタル・アナログ（Ｄ／Ａ）サンプリングクロックを有
するハードウェア構成法は、様々のシンボルレートを有
する変調を支援する。又、この変調器はＤ／Ａサンプリ
ングクロックにより新たな出力サンプルが要求されたと
きに動作すればよく、従来の変調器の電力を節減する。
【０００６】
【実施例】複数の図面の中で先ず図１を参照する。図１
は単位シンボル時間毎にオーバーサンプルされ減少され
た分数サンプルのＦＳＫ変調器、即ち直接デジタルシン
セサイザ（ＤＤＳ）１０のブロック図である。ランダム
アクセスメモリ（ＲＡＭ）１１内で予め分類されサンプ
ルされたデータ(sampled data)はアドレスカウンタ１２
の制御の下に読出され、カウンタ１２はシンボルクロッ
ク（図示されず）によって増加(increment) される。サ
ンプルされたデータはノンリターンツーゼロ(NZR: non-
retuen to zero) データで、ミキサ１３に供給される。
このミキサはソース(source)１４から周波数オフセット
信号を受信し、位相アキュムレータ(Phase accumulato
r) １５に信号を提供する。位相アキュムレータ１５は
ＦＳＫシンボルクロックと補間係数(interpolation fac
ter)Ｍの積に等しい周波数でクロック入力される。位相
アキュムレータ１５の出力は位相シフタ(phase shifte
r)１６及び１７によりクワドラチャー位相に分離され、
位相シフタの出力はサンプリングスイッチ１８及び１９
に各々供給される。最終サンプリングレートはデシメー
タ(decimator) （図示されず）によって決定し、このデ
シメータは各々Ｎ個のＤＤＳ出力サンプル毎に１サンプ
ルを選択する。このシステムの目的は各シンボルＦＳＫ
波形毎の有理(rational)Ｍ／Ｎサンプルを合成すること
である。
【０００７】このシステムの問題は、出力サンプルがと
られる前に多くの動作を実行しなければならないことで
あり、その結果、処理資源及び電力を浪費する。図２は
シンボル変調波形あたりの分数サンプルを合成する更に
効果的な方法を示す。ＲＡＭ２１内で予め分類されサン
プルされたＮＺＲデータは制御アドレスカウンタ２２の
制御の下に読出され、このカウンタはデシメーションカ
ウンタ２３により増加される。ＲＡＭ２１からのＮＲＺ
データはミキサ２４に供給され、このミキサはソース２
５から周波数オフセット信号を受信し、マルチプライヤ
(multiplier)２６に信号を発生する。このマルチプライ
ヤ２６はその第２入力としてデシメーションカウンタ２
３からの出力を受信する。位相アキュムレータ２７はマ
ルチプライヤ２６の出力を受信し、Ｍ／Ｎ×（データシ
ンボルクロック：data symbol clock ）に等しい周波数
でクロック入力される。位相アキュムレータ２７の出力
は位相シフタ２８及び２９によってクワドラチャー位相
に分離される。
【０００８】本発明を更に理解するために、デシメータ
カウンタ２３の詳細を説明する。各出力サンプルにおい
て、デシメーションカウンタ２３は適当な重みを決定し
ＦＳＫに乗算する。デシメーションカウンタ２３はその
出力サンプリングレートでクロック入力される。それは
デシメーション係数だけ増加され、モジュロ(modulo)Ｍ
であり、挿入係数である。
【０００９】図３はデシメーションカウンタの動作を示
すフローチャートである。この処理はデシメーションカ
ウンタを機能ブロック３１内で０に設定することにより
初期化される。処理は判断ブロック３２を先頭とするル
ープで、その判断はデシメーションカウンタがＭ以上の
値を累積したかどうかに関して行われる。もしＭ以上の
値を累積していなければ、マルチプライヤ２６に対する
分数重み出力が機能ブロック３３においてＮと定義され
る。Ｍ以上の値を累積している場合、デシメーションカ
ウンタは機能ブロック３４内で現在の値よりＭだけ少な
い値に定義される。マルチプライヤ２６への分数重み出
力は、機能ブロック３５内でＮよりデシメーションカウ
ンタの値だけ少ない値に定義される。アドレスカウンタ
２２に対するデータシンボルクロックは機能ブロック３
６内で増加され、次のＦＳＫシンボルを発生する。この
シンボルに対するマルチプライヤ２６への分数重み出力
は、機能ブロック３７内でデシメーションカウンタの現
在の値がとられる。機能ブロック３３及び３７の出力は
機能ブロック３８に供給され、そこでデシメーションカ
ウンタはその現在の値にＮを加算した値に設定される。
この時点で、処理ループは判断ブロック３２へ戻り、デ
シメーションカウンタの値がＭ以上であるか再び判断さ
れる。その結果、デシメーションカウンタはモジュロＭ
動作のために再びラップアラウンド(wrap around) し、
分数重みが現在のＦＳＫシンボルに関して計算され、新
たなＦＳＫシンボルが選択され、そして分数重みは上記
新たなＦＳＫシンボルに関して計算される。デシメーシ
ョンカウンタがラップ(wrap)していないとき、全重みＮ
が現在のＦＳＫシンボルに関して出力される。
【００１０】本発明の好適一実施例が説明されたが、当
業者は上記特許請求の範囲以内で本発明を修正して実施
できるものである。
【図面の簡単な説明】
【図１】従来のオーバーサンプルされ減少された分数サ
ンプル／シンボルＦＳＫ変調器。
【図２】本発明による新たな変調器のブロック図。
【図３】図２に示す変調器内のデシメーションカウンタ
の動作を示すフローチャート。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 デイビッド・エム・クーレイ アメリカ合衆国、ペンシルバニア州、アッ パー・ダービー、ビバリー・ブールバード 547

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 第１クロックレートでクロック入力さ
    れ、第２クロックレートの第２クロック出力を発生し、
    重み係数を決定するデシメーションカウンタと、 データシンボルメモリであって、前記デシメーションカ
    ウンタに接続され、複数のアドレス可能のデータシンボ
    ルを格納し、前記メモリからデータシンボル列を前記第
    ２クロック出力に対応するレートで提供するメモリと、 前記メモリと前記カウンタに接続され、前記メモリによ
    り提供される前記データシンボル列を受信し、前記メモ
    リにより提供された各データシンボルと前記カウンタか
    らの重み係数の積を計算するマルチプライヤと、 前記マルチプライヤに接続され、前記マルチプライヤに
    よって計算された前記積を累積し、累積されたサンプル
    を前記第１クロックレートで提供する位相アキュムレー
    タと、 を具備することを特徴とするデータシンボル変調器。
  2. 【請求項２】 デシメーションカウンタに第１クロック
    レートを供給するステップと、 前記デシメーションカウンタを前記第１クロックレート
    でデシメーション係数、モジュロ第２係数だけ増加し、
    第２クロックレートで第２クロック出力を発生し、重み
    係数を決定するステップと、 データシンボルメモ値からデータシンボル列を前記第２
    クロック出力に対応するレートで提供するステップと、 前記メモリにより提供される各データシンボルと前記デ
    シメーションカウンタからの重み係数との積を計算する
    ステップと、 前記計算するステップにおいて発生される積をアキュム
    レータ内に累積するステップと、 前記アキュムレータが累積されたデータを前記第１クロ
    ックレートで発生するように、前記アキュムレータに前
    記第１クロックレートを供給するステップと、を有する
    ことを特徴とするデータシンボル累積方法。
JP5324706A 1992-12-22 1993-12-22 分数サンプル／シンボル時間を有する変調器 Pending JPH077529A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/995,486 US5361046A (en) 1992-12-22 1992-12-22 Modulator having fractional sample/symbol time
US995486 1992-12-22

Publications (1)

Publication Number Publication Date
JPH077529A true JPH077529A (ja) 1995-01-10

Family

ID=25541875

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5324706A Pending JPH077529A (ja) 1992-12-22 1993-12-22 分数サンプル／シンボル時間を有する変調器

Country Status (8)

Country Link
US (1) US5361046A (ja)
EP (1) EP0604381A3 (ja)
JP (1) JPH077529A (ja)
KR (1) KR960009544B1 (ja)
AU (1) AU5244093A (ja)
CA (1) CA2111785A1 (ja)
FI (1) FI935752A7 (ja)
NO (1) NO934739L (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5406584A (en) * 1992-09-01 1995-04-11 X-Com, Inc. Time shift keying digital communications system
US5748679A (en) * 1995-04-28 1998-05-05 Trw Inc. Modulated clock MSK modulator for high data rate applications
US5864585A (en) * 1996-10-07 1999-01-26 Erisman; David Cosine segment communications system
US5808415A (en) * 1997-03-19 1998-09-15 Scientific Systems Research Limited Apparatus for sensing RF current delivered to a plasma with two inductive loops
DE60030337T2 (de) * 2000-12-07 2007-08-16 Freescale Semiconductors, Inc., Austin Sende-Empfänger für drahtlose Kommunikation
US7564923B2 (en) * 2005-10-27 2009-07-21 Cypress Semiconductor Corporation Frequency offset and method of offsetting
FR3032578B1 (fr) * 2015-02-11 2018-03-23 Centre National D'etudes Spatiales Processeur de signaux numeriques
US10862505B1 (en) 2020-02-27 2020-12-08 Nxp Usa, Inc. Arbitrary rate decimator and timing error corrector for an FSK receiver

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5614758A (en) * 1979-07-18 1981-02-13 Fujitsu Ltd Frequency division system
JPS5962255A (ja) * 1982-10-01 1984-04-09 Oki Electric Ind Co Ltd Ｆｓｋ復調器
JPH04502540A (ja) * 1988-11-30 1992-05-07 モトローラ・インコーポレイテッド 非整数ビット間隔に対処するデジタルｇｍｓｋ変調器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4962510A (en) * 1986-04-15 1990-10-09 Terra Marine Engineering, Inc. Phase modulated system with phase domain filtering
JPH0683067B2 (ja) * 1987-10-13 1994-10-19 松下電器産業株式会社 分周装置
US5022054A (en) * 1988-11-30 1991-06-04 Motorola, Inc. Digital GMSK modulator with non-integer bit interval handling
US5016259A (en) * 1989-03-03 1991-05-14 The Grass Valley Group, Inc. Low jitter DDFS FSK modulator
US4998072A (en) * 1990-02-20 1991-03-05 John Fluke Mfg. Co., Inc. High resolution direct digital synthesizer
JPH0437205A (ja) * 1990-05-31 1992-02-07 Sony Corp 発振装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5614758A (en) * 1979-07-18 1981-02-13 Fujitsu Ltd Frequency division system
JPS5962255A (ja) * 1982-10-01 1984-04-09 Oki Electric Ind Co Ltd Ｆｓｋ復調器
JPH04502540A (ja) * 1988-11-30 1992-05-07 モトローラ・インコーポレイテッド 非整数ビット間隔に対処するデジタルｇｍｓｋ変調器

Also Published As

Publication number Publication date
NO934739D0 (no) 1993-12-21
AU5244093A (en) 1994-07-07
NO934739L (no) 1994-06-23
CA2111785A1 (en) 1994-06-23
FI935752A0 (fi) 1993-12-20
EP0604381A3 (en) 1994-07-27
FI935752A7 (fi) 1994-06-23
KR960009544B1 (en) 1996-07-20
KR940017478A (ko) 1994-07-26
EP0604381A2 (en) 1994-06-29
US5361046A (en) 1994-11-01

Similar Documents

Publication Publication Date Title
US5945885A (en) Digital baseband modulator adaptable to different modulation types
JP2928522B2 (ja) 変調信号の供給装置及び予備変調フィルタ及び変調装置
US5600678A (en) Programmable digital modulator and methods of modulating digital data
US5825809A (en) Digital filter having an energy level detector for selecting a coefficient
US5764113A (en) Re-sampling circuit and modulator using same
US6944250B2 (en) Variable rate modulator
JPH077529A (ja) 分数サンプル／シンボル時間を有する変調器
US6611568B2 (en) Variable rate modulator
JPS5941344B2 (ja) 位相変調波発生装置
US5198779A (en) Digital oscillator
US6570907B1 (en) Simplified finite impulse response (FIR) digital filter for direct sequencespread spectrum communication
US5952876A (en) Filter device
EP1324624A1 (en) Method and apparatuses of 8psk modulation
US6553079B1 (en) Digital modulator for angle and/or amplitude modulation
JP2001527330A (ja) スペクトルが狭く、エンベロープがほぼ一定のデジタル信号の変調
WO2006018690A1 (en) Efficient fir filter suitable for use with high order modulation radio frequency transmitters
JPH0316318A (ja) 位相同期ループ
JPH09149086A (ja) デジタルｆｍ系変調回路
JPH06104943A (ja) 四相位相変調装置
JP3864034B2 (ja) 波形整形デジタルフィルタ回路
JPH10190756A (ja) デジタルシンボルを処理するためのシステムおよび方法
NL194632C (nl) Abonnee-eenheid voor een draadloos digitaal telefooncommunicatiesysteem.
KR20020040048A (ko) 계산량을 감축시키기 위한 필터링 방법과 그 방법들을이용한 가우시안 필터 및 그 필터를 갖는 변조기
KR0154087B1 (ko) Cpm 신호 생성 장치
JPH03104357A (ja) 多値多相位相変調器