JPS5941344B2 - 位相変調波発生装置 - Google Patents

Description

【発明の詳細な説明】 本発明はデータ伝送に関し、特に、データ信号によつて
位相変調されかつろ波された信号を発生させるデジタル
装置に関する。

データ信号は、伝送すべきデータの位相ジャンプ特性を
個々の瞬時に導入することによつて位相変調される搬送
波を使い、たとえば電話回線を介してしばしば伝送され
ることがある。

デジタル手法を用いてこのような変調を行なうことはよ
く知られたところである。

特に、予め決められた正弦値を格納しておいたメモリを
使い、データ信号で位相変調波を発生できることは知ら
れている。メモリの読取りは規則正しい時間間隔で選択
器により制御される。この選択器は、その時間ごとに、
搬送波の位相を示す信号と、行なうべき位相ジアップを
表わすデータ項目とを受ける。連続値の形に規定されメ
モリの出力において集められた変調波は、次いで変調に
よる不要な信号を除くバンドパスフイルタで処理される
。変調するのに、特願昭５０−５０８５０（特開昭５０
−１５１０５０）で示したような、ゼロ周波数を有する
搬送波を選択したとすれば、この変調による不要信号を
除くにはデジタル・ローパスフイルタを設ければ十分で
ある。

このフイルタは非反復的型式のもの、すなわち、ろ波す
べき波のサンプルを直列接続の遅延回路に与え、その遅
延サンプルを各重み係数で乗算し、次いで加算器に加え
て、ろ波された波をサンプルの形で出力させる型式のも
のである。それでも、その後に、その変調波を所望の伝
送周波数の中心にもつていくため移調することが必要で
ある。本発明の好適な実施例では、簡単なデジタル装置
によつて、位相変調されろ波された波を発生させる装置
を提供することができる。

これはデジタル・ローパスフイルタ（通常、複雑な構造
である）の使用を避けるためだけでなく上述の出願に記
載の移調の使用をも避けるようにした特別なフイルタ手
法の使用によつて可能となるのである。そのような移調
には搬送波のふたつの直角位相成分の処理を必要とし、
そのため２倍の速度で動作するデジタル回路を必要とす
るものなのである。本発明は、入力データによつて位相
変調されるがその変調による不要信号の全くないアナロ
グ出力波を発生する装置であつて、入力データの連続サ
ンプルを受けて入力位相値φＱ形にエンコードされ計算
周波数Ｆで読取られる入力と、多くともｒ個のすでに読
取つた入力位相値ψ。−１ないしψ。−１を記憶する入
力メモリと、搬送波０位相値θ。を表わす信号源と、メ
モリを有し記憶された位相値ψと搬送波の位相θ。とに
応答して、それぞれ連続計算周期Ｔ＝１／Ｆで値Ｋｉ−
Ｓｉｎ（φ１−１＋θｎ）を有するｒ個の関数を発生す
る装置と（ここでｎは計算周期の順位数、ｉは１ないし
ｒで、ｋ１ないしＫｒは予め定めた係数である）、各計
算周期中に生じた関数を加算して発生させようとする出
力波のサンプルを与える装置と、そのサンプルからアナ
ログ出力波を引き出す装置とを有する装置を提供するも
のである。

本発明の好適な実施例によれば、計算周波数は搬送波の
４倍の周波数になるよう選ばれている。さらに、好適な
実施例では、ｒ群の値は群を表わすワードと関連する正
弦値を表わすワードとの２ワードでそれぞれ形成された
メモリ中のアドレスに予め記憶されている。選択要素は
それぞれ計算周波数でｒ群を逐次的に選択するクロツク
信号によつて制御される副装置と、各計算周期で遅延線
によつて出力された変調位相に関するｒ個のデータ項目
と搬送波の位相に関係するデータ項目とを受けてｒ群の
それぞれにおいて読取るべき値を選択する副装置との２
つの副装置を有している。本発明の実施例の詳細は、Ｃ
ＣＩＴＴ（国際電信電話諮問委員会）勧告に従つて、伝
送しようとするデータ列を、トリビツトとする３つの連
続するビツトの群に分け、各トリビツトを搬送波の位相
に導入すべく位相ジアップの形に符号化するようにした
、４８００ビツト／秒でのデータ伝送への適用について
以下に与えられる。以下添付図面に例示した本発明の好
適な実施例について詳述する。

第１図において、４８００ビツト／秒の２進データ列Ｄ
は本発明を具体化した装置にて処理される。

この装置は波Ｍ（図示しない）のデジタルサンプルのス
トリングを発生させる。この波Ｍは、データ列Ｄによる
搬送波Ｐ（図示しない）の位相ジアップ変調に相当し、
変調による不要信号（高調波成分）のないものである。
明確な概念を与えるため、搬送波の周波数ｆは１８００
Ｈｚとする。従来型の前置符号化装置１はデータ列Ｄを
受けて、搬送波に与えるべき位相ジアップの累積和の連
続値を決定する。これらの値はデータ列Ｄによつて変調
されたゼロ周波数波の位相を有するものであり、この和
は以下に変調位相ψとして呼ばれる。前置符号化装置１
において、データ列Ｄは、このデータ列Ｄと同期関係に
ある４８００Ｈｚのクロツク（図示しない）によつて制
御される直列並列変換回路１０に与えられて、サンプリ
ングされ、３つ１組の連続ビツトの群、すなわちトリビ
ツトに分けられて、１６００Ｈｚの速度で出力される。
各トリビツトの３つのビツトはたとえば直列並列変換回
路１０の出力にて並列に使用でき、これは２本の斜線を
引いた１本の線によつて記号化してある。３ビツトで８
つの種類を構成することができ、π ２πこれに位相ジ
アップの８つの値を、０、 π ・・・・・・ −なる規則に従つてそれぞれ割当てる。

実際には、係数ｐをあるトリビツトに対応させて、π位
相ジアップｐ−（Ｏくｐ〈７）を関連させている。

この対応関係は従来方法により符号変換器１１にて得ら
れ、したがつてこの符号変換器１１は、直列並列変換回
路１０から来る各トリビツトに応答して、３つのビツト
に符号化された所要の係数ｐの値を出力する。記憶素子
１２は符号変換器１１に接続されていて、この符号変換
器１１より与えられた係数ｐの値を積算する（モジユロ
８）ことによつて変調位相ψの値を決定する。この値ψ
は１／１６００秒ごとに１度ずつ決定され、前π置符号
化装置１の出力に、−の倍数を表わす３ビツトの形で出
力される。

ここまでの装置は周知のものである。前置符号化装置１
の出力はクロツク（図示しない）によつて駆動される遅
延線２に接続され、遅延線２の入力に与えられた変調位
相ψは、好適には１８００Ｈｚの搬送波に対してたとえ
ば４倍の７２００Ｈｚに選ばれた、計算周波数と呼ばれ
る周波数Ｆでサンプリングされる。

この遅延線２はそれぞれＴ−１／Ｆの計算周期に等しい
遅延をｒ回導入して、各計算周期Ｔごとに、ｒ回分前の
計算周期に関するｒ個の変調位相ψの値を記憶する。こ
こでｒは予め定められた整数であり、その選択は以下に
述べる。第１図に示した遅延線２の実施例によれば、ｒ
個の位相値ψはｒ段のシフトレジスタ２０が記憶し、ス
イツチング回路２１はシフトレジスタ２０の出力または
前置符号化装置１の出力をレジスタ２０の入力に接続す
る。シフトレジスタ２０およびスイツチング回路２１は
基本周波数と呼ばれる周波数Ｒ．Ｆで動作し、スイツチ
ング回路２１における前置符号化装置１からの出力のサ
ンプリングは計算周波数Ｆで行なう。各計算周期Ｔ、た
とえばｎ番目の計算周期ｎ・Ｔ（ｎは整数）の間に、シ
フトレジスタ２０に記憶されたｒ個の変調位相ψの値（
以下ｎ番目の計算周期での変調位相を特にψ１とする）
は１／Ｒ．Ｆの基本周期で出力され、その最も古い値以
外の全てはスイツチング回路２１を介して再び記憶され
る。

実際には、シフトレジスタ２０に記憶された変調位相の
値は再記憶回数の少ない順に出力され、前置符号化装置
１からの最新の変調位相値はそれら古い値が再記憶され
る前に先に記憶されて、最も古い値が順次除かれる。ス
イツチング回路２１は基本周波数Ｒ．Ｆでクロツク動作
されるサンプリング回路を持つた２入力マルチプレクサ
の形とすることができ、そのマルチプレクサの一方の入
力は各計算周期Ｔの１基本周期１／Ｒ．Ｆの間、前置符
号化装置１の出力に接続され、他方の入力は残りの（ｒ
−１）の基本周期の間、シフトレジスタ２０の出力に接
続される。

各計算周期Ｔにおいて、遅延線２は前のｒ回の計算周期
に関するｒ個の変調位相値、すなわち計算周波数Ｆでサ
ンプリングされた変調位相の過去ｒ個のサンプルの値を
出力する。

計算周波数Ｆは伝送速度の周波数（すなわち、ここに記
載の例ではトリビツトが到達する周波数）の２倍以上な
ので連続する変調位相サンプルの数は同一である。デジ
タルの形の変調波Ｍは、アキユムレータ７での加算によ
つて得られ、何組か先に記憶された値はメモリ４の所定
の番地に格納されている。メモリ４の読取り制御は、ア
ドレス選択装置５によつて与えられる。このアドレス選
択装置５は遅延線２によつて与えられた変調位相φの値
を受けるために接続される第１入力と、搬送波位相源６
によつて与えられるような、連続する計算周期の間に搬
送波Ｐの位相を表わすデータを受けるために接続される
第２入力とを有している。ここで、ｎ番目の計算周期ｎ
−Ｔの間の搬送波Ｐの位相の値は以後、θ。と記す。計
算周波数Ｆが搬送波周波数ｆの４倍とした実施例では、
搬送波周波数の位π相はある計算周期から次の計算周期
まで一ずつ増える（モジユロ２π）。

メモリ４に記憶された値は、ｒ個の群を構成し、各群は
同じ特定の組のｑ個の正弦値ａ１、・・・・・・、ａ
に対応させて、それぞれｒ個の予め決められｑた係数ｋ
１ないしＫｒが乗ぜられている。

つまり、ｒ群の中の第１の群はＫｌａｌ、・・・・・・
、Ｋｌａ，を記憶し、第２群はＫ２ａｌ、・・・・・・
、Ｋ２ａ，を記憶し、ｒ番目の群はＫｒａｌ、・・・・
・・、Ｋｒａ，を記憶している。具体的には、これらの
記憶値は８ビツトによつて符号化され、そのうちの１ビ
ツトは正負記号ビツトである。

値ａ１ないしＡ，は、各計算周期における変調位相φと
搬送波位相θとの和の値の正弦値である。

これらは予め容易に決めておくことができ、考えπられ
る例として、変調位相ジアップが一の倍数で、π搬送波
位相が一の倍数であれば、ψ＋θの和もまπた一の倍数
となる。

メモリ４に記憶される値のアドレスは、Ｋｉａ，（ただ
し１くｉ＜Ｒｌｌくｐくｑ）の形の２つのワード、つま
りその値が属する群の値を表わすワード（ｋ１ないしＫ
ｒ）と、関連する正弦値を表わすワード（ａ１ないしＡ
，）とで表現される。

メモリ４のアドレス指定はアドレス選択装置５の制御の
下で行なわれる。たとえばｎ番目の計算周期ｎ−Ｔにお
いて、基本周波数ｒ−Ｆで作動されるアドレス選択装置
５は遅延線２から変調位相ψ。一，、ψｎ−！、・・・
・・・、ψ。−１のｒ個の値を順次受けると共に、計算
周期中は保持されている位相源６からの搬送波位相の値
θ。に関するデータ項目をも受ける。アドレス選択装置
５において、これらデータ項目は第１副装置５０に与え
られ、それに応答してｒ個のワードｍ１、Ｍ２、・・・
・・・、Ｍｒが定められる。これらのワードＭｉはメモ
リ４における各正弦値Ｓｉｎ（ψｎ−，＋θｎ）、Ｓｉ
ｎ（ψｎ−２＋θｎ））１００）Ｓｉｎ（ψｎ−ｒ＋θ
ｎ）を表わしている。第１副装置５０の好適な実施例ぱ
第２図を参照して以下に述べる。アドレス選択装置５は
さらに、各計算周期の間、逐次的にメモリ４に記憶され
た値のｒ個の群を選択する信号Ｃを受ける第２副装置５
１を有している。第１副装置５０からのワードｍ１ない
しＭ，はｒ個の群のそれぞれの値において読取るべき特
定の値を選択する。第２副装置５１はたとえば、基本周
波数ｒ・Ｆの信号Ｃによつて制御される簡単なカウンタ
によづ（構成され、各基本周期ごとにひとつずつ歩進さ
せることができる。このカウンタは各計算周期の開始時
にゼロにりセツトされる。アドレス選択装置５の制御の
下でアドレス指定されたメモリ４は、たとえばｎ番目の
計算周期において連続して値ｋ１・Ｓｉｎ（φ。

−１＋θｎ）、Ｋ２・Ｓｉｎ（φ。−２＋θ。）、・・
・・・・、Ｋｒ−Ｓｉｎ（ψ。一，＋θｎ）を出力する
。これらの値はアキユムレータ７に与えられてｎ番目の
計算周期中におけるｒ個の値の加算が行なわれ、出力に
は値ＡＯが与えられる。ｎ番目の計算周期の終りにおい
て、このアキユムレータ７は７２００Ｈｚの計算周波数
で供給される信号Ｚによつてゼロにりセツトされ、次０
（ｎ＋１）番目の計算周期に関する値Ａｎ＋１の計算の
準備に人る。実際には、メモリに記憶しようとする値の
数およびそれらをアドレス指定するに必要なビツト数を
制限するため、変調位相ψ。と搬送波の位相θπ ２
πとの和がとることのできる値０１−、− ・・・・・
・４４７．ＪΣ ＪΣ 一に相当する正弦値０、−コ１、−一、 のうち値０については記憶しないようにしている。

したがつて、メモリ４に記憶された値のｉ番目（ｉは１
ないしｒ）の群は、たとえばこの例ＪΣにおいては、４
つの値士Ｋｉｌ±Ｋｉ・一だけを含むことになる。

値０をアドレス指定するときには、好適には、アドレス
選択装置５からメモリ４を呼び出さないで、直接アキユ
ムレータ７の累算阻止入力に信号Ｂを供給するようにす
るとよい。たとえばｎ番目の計算周期ｎ−Ｔのうちのｊ
番目の基本周期において和ψ１−ｊ＋θ。の正弦値がゼ
ロであれば、その基本周期の間、アドレス選択装置５の
第１副装置からアキユムレータ７の阻止入力に論理゛１
”の阻止指令信号Ｂが供給される。この間、メモリ４に
よつて出力される値の如何に拘らず、アキユムレータ７
の内容は変化されないので、その内容はあたかも値０が
その内容に加算されたと同じ結果となる。この種のアキ
ユムレ一夕はクロツク信号とする基本周波数ｒ−Ｆを止
めることによつて累算を阻止することができ、これを信
号Ｂによつて行なつている。アキユムレータ７によつて
計算周期で順次送出される値は波Ｍをデジタルの形で定
めている。

事．実、ｎ番目の計算周期に送出された値Ａｎは、に等
しく、このＳｉｎを展開すると、と書き表わすことがで
き、ｉと関係のないθｎでくくると、または、 と書くことができる。

この最後の式において、アキユムレータ？の出力に得ら
れる結果は、データ列Ｄによつて変調されたゼロ周波数
波をふたつの直角位相成分（ Ｓｉｎφ）ｎおよび（
ＣＯｓψ）ｎの形にデジタル的に定め、これら成分のそ
れぞれをこの明細書の前文で記載したものと同じ形式で
あつてｒ個の重み係数ｋｌないしＫｒとそれぞれ関連さ
れたｒ個の遅延回路を有する非反復型ローパスフイルタ
に与え、かつふたつの直角位相成分の形で定められた搬
送波Ｐにより変調およびろ波された波を置換することに
よつて、得られたものと同じであることを表わしている
。したがつて、第１図に示した装置は、データ列Ｄによ
つて変調され、周波数ｆを中心とするようにされかつ変
調による不要信号のない波を有効に得ることができ、係
数ｋｌないしＫｒの数ｒおよびその値は決められている
ので、従来の非反復型ローパスフイルタに使われる場合
にはそのフイルタは与えられた特性に従つて動作するこ
とになろう。従来のフイルタでは、８ビツトで符号化し
た正弦値を記憶して遅延線を構成することが必要であつ
たが、本発明はわずか３ビツトで符号化した値を記憶さ
せることを可能にさせている。

遅延線がもたらす基本遅延の数ｒは比較的大きいので、
数１０程度にすることができ、記憶場所の節約が大きい
。具体的には、この実施例ででは、ｒ＝５５個の係数が
使用され、この場合基本周波数として５５Ｆの代りに６
４Ｆを選択するとさらに有利となろう。

第１図にはさらに、アキユムレータ１の出力に置かれて
値Ａｎのシーケンスをアナログ信号に変換するデジタル
−アナログ変換器８を示している。

このアナログ信号は、次にアナログローパスフイルタ９
において処理され、サンプリングによる高周波が除かれ
、たとえば電話線に適用するに適当な波Ｍを出力する。
第１副装置５０の好適な実施例を第２図を参照して以下
に詳述する。

ひとつの２ビツトワードＭｉ．すなわちＡｂによつて表
わされる４つの値士Ｋｉ）±Ｋｉ・−を含ウむメモリ４
の各群ｉはこの群の中からひとつの値を選択する必要が
あり、好適には次の対応が選ばれる。

遅延線２より出た変調位相の値は一の倍数として表わさ
れ、さらに３ビツト、すなわちＸｙｚで符号化される。

この３ビツトＸｙｚは、この順序で乗率の２進値を表わ
している。連続的に値０）−）πｅ−＼０Ｓ−）π）一
・・・・・・とする搬送波の位相に関するデータは好
適には次の規則に従つて２ビツトＸＹで符号化される。

第１図による位相源６より出力されたふたつのビツトＸ
およびＹはまず計算周期ごとに値を変え、次に１計算周
期おきに値を変える。

したがつて、位相源６は単に、最初に７２００Ｈｚのク
ロツク信号を受ける直列接続のふたつの分周器を有する
ものとすることができる。ビツトＸｙｚとビツトＸＹと
の両方を受ける第１副装置５０は、カルノ一表の形で示
した以下の規則に従つてビツトＡｂとアキユムレータ７
に与えられる信号Ｂとを出力する。

カルノ一表において、信号１−″゛は任意選択状態を示
し、出力変数はＡｂ，．Ｂの順に与えられる。これを実
行するため、第２図に示した第１副装置５０は第１入力
にビツトｙを、第２入力にインバータ５１１で反転され
たビツトＸを受ける第１ＡＮＤゲート５１０を有する。

第１ＡＮＤゲート５１０の出力はビツトｘをも受ける第
１排他的０Ｒゲート５１２に接続され、この出力はビツ
トＹも与えられる第２排他的０Ｒゲート５１３に接続さ
れる。ワードＭｉのビツトａは排他的０Ｒゲート５１３
の出力に与えられ、一方Ｍｉの第２ビツトｂは入カビツ
トｚに等しい。信号Ｂは、第１入力にインバータ５１５
で反転されたビツトｚを受け、ビツトｙおよびビツトＸ
の両方を受ける第３排他的０Ｒゲート５１６の出力に接
続した第２入力を有するＡＮＤゲート５１４の出力に得
られる。

以上本発明の好適な実施例について詳述したが、これに
変化変形をなし得ることまたは或る装置を技術的に等価
Ｑ他の装置によつて置換え得ることは明らかである。

特にメモリ４内の正弦値の組だけを予め記憶しておいて
もよく、このときメモリはアドレス選択装置５の第２副
装置５１により制御される乗算器を出力に有して、係数
ｋ１ないしＫｒそれぞれにより第１副装置５０の制御の
下に各計算周期で連続的に読取つた値を乗算するように
することもできる。またアキユムレータ７を阻止する代
りに、値ゼロをアキユムレータ７に加えられるべき時間
ごとにメモリ４の出力レジスタをゼロにりセツトするよ
うにすることもできる。遅延線２は書込み制御回路およ
び読取り制御回路の備えたアドレス可能メモリによつて
構成することもできる。さらに、本発明の好適な実施例
について詳述したが、第１位相においてゼロ周波数を中
心とした変調およびろ波された波を発生してから移調す
るようにすることもできる。

この場合、アドレス選択装置５に与えられる搬送波の位
相の値に関するデータは常にゼロとされ、メモリ４は各
計算周期にてふたつの連続するｒ個の値、すなわち正弦
関数に関する値と、余弦関数に関する値とを出力するこ
とができる。これらふたつの士連の値はこれらを移調波
のふたつの直角位相成分によつてそれぞれ乗算する乗算
器を介してアキユムレータ７に与えられる。かなり多数
のビツトで符号化された正弦値よりも制限されたビツト
数で符号化した位相値に遅延を与えるという本発明によ
るフイルタ手法によつて、このような装置は一般に序文
に記載の従来装置よりもさらに簡単にすることができる
のである。

【図面の簡単な説明】

第１図は本発明を実施した変調装置のプロツク図、第２
図は第１図に示した装置の一要素の論理図である。 １・・・・・・前置符号化装置、１０・・・・・・直列
並列変換回路、１１・・・・・・符号変換器、１２・・
・・・・記憶素子、２・・・・・・遅延線、２０・・・
・・・シフトレジスタ、２１・・・・・・スイツチング
回路、４・・・・・・メモリ、５・・・・・・アドレス
選択装置、５０，５１・・・・・・副装置、５１０，５
１４・・・・・・ＡＮＤゲート、５１１，５１５・・・
・・・インバータ、５１２，５１３，５１６・・・・・
・排他的０Ｒゲート、６・・・・・・位相源、７・・・
・・・アキユムレータ、８・・・・・・デジタル−アナ
ログ変換器、９・・・・・・ローパスフイルタ。

Claims (1)

1. 【特許請求の範囲】 １ データ信号によつて位相変調されさらにろ波された
   波を、メモリに記憶しておいた値から計算周波数と呼ば
   れる周波数で出力されるデジタル値のシーケンスの形で
   発生させ、そのメモリの読取りを変調位相および搬送波
   の位相に関するデータを受ける選択要素によつて制御す
   るようにした、位相変調波発生装置において、前記メモ
   リは所定の組の正弦値を予め定めたｒ個の係数ｋ＿１な
   いしｋ＿ｒで乗することにより得られたｒ群の値を規定
   するよう配列され、変調位相に関するデータはｒ個前の
   計算周期に関する変調位相のデータを各計算周期で出力
   させる遅延線を介して前記選択要素に与えられここで変
   調位相のｒ個の値と搬送波の位相のこの周期における値
   との和をそれぞれ表わすメモリ用のｒ個のデータ項目を
   各計算周期で定めてそれぞれｋ＿１ないしｋ＿ｒで乗ぜ
   られた前記和に相当するｒ個の正弦値をそれらｒ個のデ
   ータ項目に応答して出力するようにし、さらに各計算周
   期で加算する装置を備えて前記デジタル値のシーケンス
   を構成するよう前記メモリから来る値によつて前記ろ波
   された変調波を定めるようにしたことを特徴とする位相
   変調波発生装置。 ２ ｒ群の値は群を表わすワードと関連する正弦値を表
   わすワードとの２ワードによつてそれぞれ形成されたメ
   モリ中のアドレスに予め記憶され、さらに選択要素はそ
   れぞれ計算周波数でｒ群を逐次選択するクロック信号に
   よつて制御される副装置と、各計算周期で遅延線より出
   力された変調位相に関するｒ個のデータ項目と搬送波の
   位相に関するデータ項目とを受けてｒ群のそれぞれにて
   読取るべき値を選択する副装置とのふたつの副装置を有
   することを特徴とする特許請求の範囲第１項記載の装置
   。 ３ 選択要素は変調位相の値と搬送波の位相の値との和
   がゼロであるかゼロでないかを表わす信号を処理する装
   置を有し、その信号は前記和がゼロになるたびにメモリ
   から来る値を加算する装置に与えて加算を阻止するよう
   にしたことを特徴とする特許請求の範囲第１項または第
   ２項記載の装置。 ４ 計算周波数を搬送波の周波数の４倍に選んだことを
   特徴とする特許請求の範囲第１項ないし第３項のいずれ
   か１項に記載の装置。