JPH0776903B2

JPH0776903B2 - ディスク制御装置

Info

Publication number: JPH0776903B2
Application number: JP62259682A
Authority: JP
Inventors: 利之井関; 隆司常広; 哲士川村; 真幸妻鹿; 博司栗原
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1987-10-16
Filing date: 1987-10-16
Publication date: 1995-08-16
Anticipated expiration: 2010-08-16
Also published as: JPH01103734A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、ディスク制御装置に係り、特にフォーマット
の異なるディスク装置の好適なディスク制御装置に関す
る。

〔従来の技術〕

ディスク装置のトラックは複数個のセクタから構成され
ており、セクタはID部およびDATA部等のフィールドを単
位に構成されている。ディスク制御装置が各フィールド
に対して、プログラマブルに処理動作を行なう場合、フ
ィールドに異なる処理機能をソフトウェアで吸収し、共
通的な機能をハードウェアで行なうとディスク制御装置
は単純で安価で多機能となる。

この様なディスク制御装置を実現するためには、特公昭
57-36614号公報に記載のようにディスク制御装置が一つ
のフィールドに異なる処理動作が要求されるときには、
その処理動作を指定するようにそのフィールド構成に従
いマイクロプログラムが動作指定情報をディスク制御装
置に与えることにより達成される。

さらに具体的には第２図を用いて説明すると、複数個の
格納位置を持つ制御記憶回路３を備え、フィールド構成
に従い、マイクロプログラム制御回路１が一群の動作指
定情報を制御記憶回路３の所定の格納位置にそれぞれ格
納する。制御記憶回路３は前記フィールドについての処
理動作が進むにつれアドレス制御部２の制御のもとに、
それら所定の格納位置を次々に読み出す。コマンド発生
制御回路４は読み出されたひとつひとつの動作指定情報
が指定する処理動作のためのコマンドを発生する。読み
出し書き込み制御回路５は発生されたコマンドの指示に
従い、ディスク装置の読み出し書き込みを行なう。この
時フィールド長はあらかじめマイクロプログラム制御回
路１がフィールド長カウンタ６に設定した値に従う。

しかし、マイクロプログラム制御回路１は、フィールド
とフィールドの間のギャップが十分に広く、動作指定情
報の変更が可能ならばフィールドごとに必要とする動作
指定情報をその度ごとに格納でき、またそのギャップが
狭いならば、この時点であらかじめ次のフィールドの動
作指定情報も格納しておくことができるが、各フィール
ドのフィールド長は各フィールドの処理動作の実行前に
その度ごとにフィールド長カウンタ６に格納しなくては
ならない。

また、複数個の異なる構成のフィールドを連続して処理
動作を行なう場合は、その度ごとに動作指定情報を格納
しなくてはならない。また、フィールド間のギャップが
狭い場合は、あらかじめ処理を行なうフィールドの動作
指定情報を全て格納しておく必要がある。

この様に、マイクロプログラム制御回路１は、処理を行
なうフィールド毎にフィールド処理の終了指示を監視す
る必要があり、他の処理、たとえばこの処理を実行中に
ホストより他の入出力命令を受け取り、その情報を分析
する。その入出力命令が現在出力中のディスク装置でな
ければ、読み出し書き込みの効率を向上させるためシー
ク動作等を行なう必要がある。この時マイクロプログラ
ム制御回路１の制御は複雑となりマイクロプログラム制
御回路１に備えてあるマイクロプログラムを記憶するマ
イクロプログラム記憶回路の規模が大きくなる。また、
前述した様にフィールドの連続した処理動作を行おうと
する時、制御記憶回路３の規模を大きくせざるをえな
い。

また、一つのフィールドの読み出しを行なう場合フィー
ルドの先頭にあるアドレスマークを検出しバイトの境を
知るが、このアドレスマークの値は固定しており、アド
レスマークを変更して異なったフィールド構成にするた
めにはアドレスマーク処理回路７に多数のアドレスマー
クを蓄積しておく、必要がありその規模も大きくなる。

また、ID情報の入っているフィールドの書き込みを行な
う場合、ホストより直接的にID情報を受け取りディスク
に書き込んでいたが、ホストが書き込みタイミングを知
るため監視する必要があり、また、比較を行なう場合、
一度ホストに読み込んでからホストが比較を行なってお
り、効率が悪くなる。

〔発明が解決しようとする問題点〕

上記従来技術はホストより与えられる複数の入出力命令
の同時処理あるいは各フィールドの連続処理の点につい
て配慮がされておらず、マイクロプログラム記憶回路や
制御記憶回路３の規模が大きくなるという問題があっ
た。

また、各フィールドのアドレスマークは固定しており、
異なったアドレスマークのフィールド構成にするために
は多数のアドレスマークを蓄積しておく必要があり規模
が大きくなるという問題があった。

また、ID情報を含むフィールドの書き込みおよび比較は
ホストに依るところが大きく、ホストの処理の効率が悪
くなるという問題があった。

本発明の目的は、安価で多機能なディスク制御装置を提
供することにある。

本発明の他の目的は、各種フォーマットに対応可能なデ
ィスク制御装置を提供することにある。

本発明の異なる目的は、セクタの番号を表わすID部構造
の異なるディスクフォーマットの各処理に有効なディス
ク制御装置を提供することにある。

〔問題点を解決するための手段〕

上記目的は、ホストコンピュータ側とディスク装置との
間のデータ転送を制御するディスク制御装置において、
前記ホストコンピュータからの入出力命令に対応した、
ディスクの１セクタ内の複数のフォーマット要素情報に
関する処理動作の内容を示す処理内容情報と、該処理内
容情報に応じて必要な処理長情報とを蓄積する情報蓄積
手段と、前記情報蓄積手段に蓄積された処理内容情報と
その処理長情報との組を指示するアドレスを発生するア
ドレスカウンタと、前記アドレスカウンタにより指示さ
れた前記情報蓄積手段内の処理内容情報に基づいて、前
記ディスク装置との間でデータ転送処理を行なうデータ
転送制御手段と、前記処理長情報を伴う処理内容情報に
対応する処理の連続実行回数をカウントする処理長カウ
ント手段と、前記情報蓄積手段内の第１の特定の処理内
容情報による指示に応じて前記アドレスカウンタのアド
レスを蓄積するアドレス蓄積手段と、前記処理長カウン
ト手段が前記処理長情報で示された回数分の実行をカウ
ントしたとき前記アドレスカウンタのアドレスを次のア
ドレスに更新するとともに、前記情報蓄積手段内の第２
の特定の処理内容情報による指示に応じて前記アドレス
蓄積手段内のアドレスを前記アドレスカウンタに転送す
るアドレス制御手段とを備えることにより達成される。

〔作用〕

情報蓄積手段はホストコンピュータ側がディスク制御情
報として与える処理内容情報と処理長情報を複数個蓄積
し、アドレス発生手段は情報蓄積手段から処理内容情報
と処理長情報を次々と読み出すためのアドレスを発生
し、カウント手段は前記処理長情報を読み取り、処理内
容情報に対応する処理の終了指示を発生し、アドレス制
御手段は前記処理内容情報の指示に応じて前記アドレス
を蓄積し、さらには前記処理内容情報の指示及び処理終
了指示に応じてアドレス発生手段のアドレスを変更す
る。又、ID部蓄積手段はホストコンピュータ側からのア
ドレスマークとID情報を格納して処理を行なうと共に、
選択手段によって前記ID部蓄積手段に格納した特定のID
情報のみのデータの変更を指示する。

それによって、効率が良く高速処理が可能で多機能な処
理ができる。

〔実施例〕

以下、本発明の一実施例について説明する。

第３図は、ホストコンピュータとディスク制御装置の概
略を示す全体構成図である。11はホストコンピュータ、
12はホスト11とマイクロコンピュータ13のインタフェー
スを行なうレジスタ、13はディスク制御装置の全体の制
御を行なうマイクロコンピュータ、14はプログラムを格
納するROMとワーク用のRAMで構成されるメモリ、15はデ
ィスク装置の制御を行なうためのディスク制御情報を複
数個蓄積するための本発明にかかわるコマンドバッファ
群、16はディスク装置の読み出し書き込みを制御する制
御回路、17はデータをシリアル／パラレル変換するため
のシリ／パラ変換器、18はホスト11とディスク装置19の
間のデータ転送で一時保持しておくためのデータバッフ
ァ、19はディスク装置である。

第１図は、第３図に示したディスク制御装置の要部の詳
細構成図である。21はジャンプ先アドレスを格納し、ア
ドレス制御部28によりアドレスカウンタ23を変更するジ
ャンプポインタレジスタ、22はリトライ先アドレスを格
納しアドレス制御部28によりアドレスカウンタ23を変更
するリトライポインタレジスタ、23はコマンドバッファ
15のアドレスを発生するアドレスカウンタ、24はコマン
ドバッファ152パタンレジスタ25またはカウンタ26を接
続するためのセレクタ、25はディスク装置に書き込むデ
ータを格納するためのパタンレジスタ、26はコマンドバ
ッファ152または153に格納した処理長情報を読み出し、
処理実行に応じデクリメンし、処理終了指示を発生する
カウンタ、27はジャンプの回数を格納し、ジャンプ毎に
デクリメントし、処理終了指示を発生するループカウン
タ、28はコマンドバッファ15のアドレスを制御するアド
レス制御部、29はECC/CRCの生成および検出を行なうECC
/CRC回路、30は読み出しデータを比較する比較器、31は
変更するIDレジスタ32を選択するセレクションレジス
タ、32はID部のアドレスマークまたはID情報を格納する
IDレジスタ、33はIDレジスタ32を選択するためのAND回
路である。

第４図はライトフォーマット処理を示すフロー、第５図
はライトフォーマット処理を行なうディスク制御情報、
第６図はリード処理を示すフロー、第７図はリード処理
を行なうディスク制御情報、第８図はライト処理を示す
フロー、第９図はライト処理を行なうディスク制御情報
である。第10図はディスク装置のフォーマットを示す図
である。

まず、第３図を用いて全体の処理について説明する。ホ
スト11はレジスタ12を介してディスク装置19との間の入
出力命令をマイクロコンピュータ13に対して指示する。
具体的には、前記入出力命令は、ディスク装置の番号と
書式を示す情報、ID部およびDATA部で構成されるセクタ
の読み出しか書き込みかを示す情報、ディスク装置上の
セクタの格納アドレスを示す情報、さらには入出力を行
なうセクタ数の情報を含む。マイクロコンピュータ13
は、前記入出力命令を受け取り、メモリ14に格納されて
いるプログラムのもとに処理動作を行なう具体的にはデ
ィスク装置19を選択し、読み出しまたは書き込みを行な
うセクタの存在するトラック位置にディスク装置のヘッ
ドを移動するためのシーク動作を行なう。さらに読み出
しあるいは書き込みを示す情報に従い、ディスク装置19
のフォーマットに応じて一群のディスク制御情報をコマ
ンドバッファ15に格納する。また、セクタの格納アドレ
スやセクタ数の情報を図示していないIDレジスタ32やル
ープカウンタ27（第１図参照）に設定する。次にマイク
ロコンピュータ13は制御回路16に読み出しか書き込み動
作を行なうように命令を出す。ホスト11とディスク装置
との間のデータの転送はデータバッファ18とシリ／パラ
変換器17を介して行なわれる。

第３図および第４図および第５図を用いてディスク装置
のライトフォーマットについて説明する第10図に示すよ
うなフォーマットでディスク装置をライトフォーマット
する場合、第４図に示すフローの処理動作を行なう。ま
ず、ステップ41でインデックスパルスを待ち、ステップ
42でギャップ／シンクフィールドをライトする。ステッ
プ43でID部をライトし、ステップ44でCRCをライトす
る。次にステップ45でギャップ／シンクフィールドをラ
イトし、ステップ46でDATA部をライトし、ステップ47で
ECCをライトする。ステップ48では、ループカウンタの
内容が０であれば終了し、そうでなければステップ49で
ループカウンタをデクリメントしてステップ42にジャン
プする。

この様な処理を行なうためにマイクロコンピュータ13は
コマンドバッファ151,152,153に第５図に示すような一
群のディスク制御情報を格納する。さらに、ループカウ
ンタ27に第４図に示す処理を繰り返す回数すなわちライ
トフォーマットを行なうセクタ数−１の値を設定する。
また、ホスト１が示す書式情報に応じて、マイクロコン
ピュータ13はID部のアドレスマークをIDレジスタ32に格
納する。またDATA部のアドレスマークをDATAアドレスマ
ークレジスタ34に格納する。最後にアドレスカウンタ23
の内容をクリアして、制御回路16を起動する。

制御回路16はまずC10を介してアドレス０のコマンドバ
ッファ151のインデックスパルスウェイト命令を読み出
し、ディスク装置19がC14を介して送出するインデック
スパルス信号を待つ。この時、セレクタ24はコマンドバ
ッファ152とカウンタ26を接続する。またコマンドバッ
ファ153はカウンタ26に接続しており、この場合アドレ
ス０のコマンドバッファ152,153に格納してある２バイ
トの処理長はカウンタ26にロードされる。カウンタ26は
内容が０であることをC8を介してアドレス制御部28に示
す。制御回路16がインデックスパルスを検出するとC20
を介してアドレス制御部28に処理が終了したことを示
す。アドレス制御部28はC8,C20を受けるとC3を介してア
ドレスカウンタ23をインクリメントし、アドレス１の命
令を読み出す。アドレス１の処理内容情報はギャップ／
シンクフィルドライトとジャンプポインタセットである
ので制御回路16はC14を介してディスク装置19に書き込
み処理であることを示し、コマンドバッファ152に格納
した固定パタンがパタンレジスタ25を介しシリ／パラ変
換器17によりシリアルデータに変換し、ディスク装置19
に書き込む。またジャンプポインタセット命令はC5を介
してアドレス制御部28に読み出され、この時アドレス制
御部28はC1によりジャンプポインタレジスタ21にアドレ
スカウンタ23が送出しているA1上のアドレスをロードす
る。また、コマンドバッファ153のギャップ／シンクフ
ィールド長が読み出されカウンタ26にロードされアドレ
ス制御部28によりC7を介してデクリメントされる。ロー
ドの処理は本命令実行と同時に行なわれ、実行中はバイ
ト単位にデクリメントされるものである。カウンタ26は
内容が０となるとC8を介して知らせる。カウンタ26が０
となったことを知ったアドレス制御部28はC3を介してア
ドレスカウンタ23をインクリメントし、アドレス２の命
令を読み出す。アドレス２はID部ライトであり、この命
令を読み出した制御回路16は、あらかじめマイクロコン
ピュータ13が制御回路16の中のレジスタに設定したバイ
ト長に従ってIDレジスタ、321ないし32nに格納したアド
レスマークをシリ／パラ変換器17を介してディスク装置
19に書き込む。さらに、あらかじめホストがデータバッ
ファ18に書き込んだID情報をディスク装置に書き込む。
またセレクタ24はコマンドバッファ152をカウンタ26を
接続するのでコマンドバッファ152,153のID部バイト長
はカウンタ26にロードされアドレス制御部28によりデク
リメントされ、０となるとアドレス制御部28に知らせ
る。そうするとアドレス制御部28はアドレスカウンタ28
をインクリメントし、アドレス３の命令を読み出す。ア
ドレス３はCRCライトであり、制御回路16はECC/CRC回路
29を介して公知のCRCを書き込む。この時セレクタ24は
カウンタ26に０を送出し、カウンタ26の内容はコマンド
バッファ153のCRCバイト長となり、上記のごとくCRCは
このバイト長分だけ書き込まれるのは言うまでもない。
また、アドレス制御部28によりアドレスカウンタ23はイ
ンクリメントされ、アドレス４の命令を読み出す。アド
レス４のギャップ／シンクフィールドライトであり、ア
ドレス１の場合とジャンプポインタをセットする以外は
同じであるので説明は省略する。

次に制御回路16はアドレス５の命令であるDATA部ライト
を読み出すと、あらかじめマイクロコンピュータ13が制
御回路16の中のレジスタに設定したバイト長に従ってDA
TAアドレスマークレジスタ341ならびに34nに格納したア
ドレスマークをシリ／パラ変換器17を介してディスク装
置19に書き込む。さらに、あらかじめホストがデータバ
ッファ18に書き込んだデータをディスク装置19に書き込
む。この時の処理長はコマンドバッファ152,153のDATA
部バイト長となる。アドレス制御部28はDATAの処理を終
えるとアドレスカウンタ23をインクリメントし、アドレ
ス６の命令を読み出す。アドレス６はECCライト、ジャ
ンプであり、制御回路16は、ECC/CRC回路29を介して公
知のECCを書き込む。この時、セレクタ24はカウンタ26
に０を送出するので、カウンタ26の内容はコマンドバッ
ファ153のECCバイト長となり、ECCはこのバイト長分で
け書き込まれることになる。この命令が処理するとアド
レス制御部28はジャンプ処理動作を行なう。コマンドバ
ッファ151のジャンプ命令はC6を介してアドレス制御部2
8に入力される。この時アドレス制御部28はECCライト処
理動作が終了するとループカウンタ27がC9を介して０で
あるかを検出し、０でなければ、C1によりジャンプポイ
ンタレジスタの内容をA2に送出させ、C3によりアドレス
カウンタにA2の内容をロードさせる。したがってアドレ
スカウンタ23の内容は１となりコマンドバッファ15のア
ドレス１にジャンプしたことになる。また同時にアドレ
ス制御部28はC9を介してループカウンタ27をデクリメン
トする。またループカウンタ27が０であれば、アドレス
カウンタ23をインクリメントし、次の処理動作に移る。
したがって、ループカウント27に設定した回数をアドレ
ス１から６の間で繰り返すことになる。アドレスの命令
は終了であるので、制御回路16は処理を終了し停止状態
となる。この様にして、ライトフォーマットを終了す
る。

次に第６図および第７図を用いてリード処理について説
明する。第６図のフローはステップ61〜63でID部のアド
レスマークおよびID情報をベリファイし、CRCをチェッ
クする。ステップ64で不一致の場合はステップ61〜63を
繰り返す。一致するとステップ65,66でDATA部のアドレ
スマークを検出し、データをリードする。ステップ67で
はECCをチェックしエラーであれば終了する（ステップ6
8）。エラーでなければステップ69でループカウンタ27
が０であるかを検出し、０でなければステップ70でルー
プカウンタをデクリメントしてステップ61に移る。ルー
プカウンタ27が０であれば終了する。

この様な処理を行なうためにマイクロコンピュータ13は
コマンドバッファ151,152,153に第７図に示す一群のデ
ィスク制御情報を格納する。さらにループカウンタ27に
繰返し回数を、IDレジスタ321〜32nにアドレスマークお
よび読み出すセクタのID情報を格納する。

また、２セクタ以上を読み出す場合、ID情報をセクタと
セクタの間で変更する必要があるのでホスト１が示す書
式の情報に従って変更するIDレジスタ32に対応するセレ
クションレジスタ31のビットを立てる。たとえば、IDレ
ジスタ32^k＜１≦ｋ≦ｎ）を変更する時はC12^kを１に
し、それ以外は０にするようにセレクションレジスタ31
を設定し制御回路16のC13の指示によるIDレジスタ32の
変更がIDレジスタ32kのみになるようにする。当然、変
更するIDレジスタ32は唯一であるとは限らない。また、
マイクロコンピュータ13は、DATAアドレスマークをDATA
アドレスマークレジスタ34に格納する。最後にアドレス
カウンタ23の内容をクリアして、制御回路16を起動す
る。

制御回路16は、アドレス０のID部ベリファイでIDレジス
タ321の内容を比較器30に送出する比較器30は、このデ
ータとディスク装置19から読み出したシリアルデータか
らシリ／パラ変換器17によりパラレル変換されたデータ
とを比較し一致すればC17を介し制御回路16に知らせ
る。制御回路16は、次にIDレジスタ322〜32nと連続して
比較器30に送出する。それに応じて比較器30は一致／不
一致をC17を介して制御回路16に知らせる。これをコマ
ンドバッファ152,153のID部バイト長分繰り返す。ま
た、リトライポインタセットはC4を介してジャンプポイ
ンタセットはC5を介して、アドレス制御部28に知らせ
る。アドレス制御部28はC1,C2により、アドレスカウン
タ23の内容をジャンプポインタレジスタ21、リトライポ
インタレジスタ22にロードする。また、リトライはC18
を介して制御回路16に知らせる。この時上記したID部の
比較時に不一致であればC19によりアドレス制御部28に
リトライの指示を与えるとアドレス制御部28はC2,C3に
よりリトライポインタレジスタ22の内容をアドレスカウ
ンタ23にロードする。すなわち、アドレス０に再度、実
行が移ったことになる。

コマンドバッファ152,153のID部バイト長分のID部のベ
リファイが終了すると、アドレス１の処理動作に移る。
ここでは、CRCチェックをCRCバイト長分行ない、CRCに
エラーが発生すると上記したようにリトライし、再度ア
ドレス０から実行する。アドレス２では、上記したID部
の比較と同様にDATA部のアドレスマークをDATAアドレス
マークレジスタ341〜34nから制御回路16の中のレジスタ
に格納したバイト長分を比較器30に送出し、一致すれば
残りのデータをDATA部バイト長分データバッファに読み
出しホスト１に転送する。不一致であれば、処理を終了
する。アドレス３ではECCチェックをECCバイト長分比較
する。不一致であれば処理を終了する。一致すればアド
レス４のIDレジスタの変更をC13を介して行なう。ま
た、上記したジャンプ処理を行ないループカウンタ27に
格納した回数をアドレス０〜４の間で繰り返しアドレス
５で処理を終了する。

次に第８図および第９図を用いてライト処理について説
明する。第８図のフローはステップ81〜83でID部のベリ
フライとCRCチェックを行ないステップ84で不一致の場
合はステップ81〜83を繰り返す。一致の場合はステップ
85に移る。ステップ85〜87はシンクフィールドおよびDA
TA部とECCをライトし、ステップ88でループカウンタが
０であれば終了し、０でなければステップでループカウ
ンタをデクリメントしてステップ81に移る。

この様な処理を行なうためマイクロコンピュータ13はコ
マンドバッファ151,152,153に第図に示す一群のディ
スク制御情報を格納する。また、リード処理と同様の情
報を各レジスタに格納する起動した制御回路16は、上記
したリード処理と同様にアドレス0,1でID部ベリファイ
とCRCチェック等を行ない、上記したライトフォーマッ
ト処理と同様にアドレス2,3,4でシンクフィールドおよ
びDATA部とECCを書き込む。アドレス５ではIDレジスタ3
2を変更する。最後にアドレス６で終了する。

以上、特定のフォーマットに関して実施例を挙げて説明
したが、異なる構成のフォーマットに対しても、この発
明を実施することができる。

〔発明の効果〕

本発明によれば、多様なフォーマットのディスク装置の
読み出し、書き込みに際し、マイクロコンピュータの負
担を軽減できるので、効率が良く安価で機能的に優れて
いる。

【図面の簡単な説明】

第１図は本発明のディスク制御装置の一実施例を示すブ
ロック図、第２図は公知例のディスク制御装置を示すブ
ロック図、第３図は本発明のディスク制御装置の全体構
成図、第４図は本発明におけるライトフォーマットの処
理フロー、第５図は本発明のライトフォーマットの制御
情報が記憶されたコマンドバッファを示す図、第６図は
本発明におけるリードデータの処理フロー、第７図は本
発明のリードデータの制御情報が記憶されたコマンドバ
ッファを示す図、第８図は本発明におけるライトデータ
の処理フロー、第９図は本発明のライトデータの制御情
報が記憶されたコマンドバッファを示す図、第10図はデ
ィスク・フォーマットの一例を示す図である。 151,152,153……コマンドバッファ、21……ジャンプポ
インタレジスタ、22……リトライポインタレジスタ、23
……アドレスカウンタ、26……カウンタ、321〜ｎ……I
Dレジスタ、31……セレクションレジスタ。

───────────────────────────────────────────────────── フロントページの続き (72)発明者川村哲士神奈川県横浜市戸塚区吉田町292番地株式会社日立製作所マイクロエレクトロニクス機器開発研究所内 (72)発明者妻鹿真幸千葉県茂原市早野3300番地株式会社日立製作所茂原工場内 (72)発明者栗原博司千葉県茂原市早野3300番地株式会社日立製作所茂原工場内 (56)参考文献特開昭54−133852（ＪＰ，Ａ) 特開昭52−79916（ＪＰ，Ａ) 特開昭59−58551（ＪＰ，Ａ) 特公昭58−42894（ＪＰ，Ｂ２)

Claims

【特許請求の範囲】

【請求項１】ホストコンピュータ側とディスク装置との
間のデータ転送を制御するディスク制御装置において、前記ホストコンピュータからの入出力命令に対応した、
ディスクの１セクタ内の複数のフォーマット要素情報に
関する処理動作の内容を示す処理内容情報と、該処理内
容情報に応じて必要な処理長情報とを蓄積する情報蓄積
手段と、前記情報蓄積手段に蓄積された処理内容情報とその処理
長情報との組を指示するアドレスを発生するアドレスカ
ウンタと、前記アドレスカウンタにより指示された前記情報蓄積手
段内の処理内容情報に基づいて、前記ディスク装置との
間でデータ転送処理を行なうデータ転送制御手段と、前記処理長情報を伴う処理内容情報に対応する処理の連
続実行回数をカウントする処理長カウント手段と、前記情報蓄積手段内の第１の特定の処理内容情報による
指示に応じて前記アドレスカウンタのアドレスを蓄積す
るアドレス蓄積手段と、前記処理長カウント手段が前記処理長情報で示された回
数分の実行をカウントしたとき前記アドレスカウンタの
アドレスを次のアドレスに更新するとともに、前記情報
蓄積手段内の第２の特定の処理内容情報による指示に応
じて前記アドレス蓄積手段内のアドレスを前記アドレス
カウンタに転送するアドレス制御手段とを備えることを特徴とするディスク制御装置。
【請求項２】特許請求の範囲第１項記載のディスク制御
装置において、前記情報蓄積手段の複数のアドレスに渡
って蓄積された複数の処理内容情報を繰り返して実行す
るループ回数をカウントするループカウント手段を備
え、前記第１の特定の処理内容情報はジャンプ先を前記アド
レス蓄積手段に格納するジャンプ先設定を指示するもの
であり、前記第２の特定の処理内容情報はジャンプの実
行を指示するものであり、当該繰り返しの対象となる最初の処理内容情報のアドレ
スにおいて前記第１の特定の処理内容情報を発行するこ
とにより当該アドレスを前記アドレス蓄積手段に格納
し、繰り返しの最後のアドレスにおいて前記ループカウ
ント手段が指定された回数をカウントするまでは、前記
ループカウント手段のカウントを更新すると共に前記第
２の特定の処理内容情報を発行することにより前記アド
レス蓄積手段内のアドレスを前記アドレスカウンタに転
送し、指定された回数をカウントしたとき次のアドレス
へ移行することを特徴とするディスク制御装置。
【請求項３】特許請求の範囲第１または第２項記載のデ
ィスク制御装置において、前記情報蓄積手段は、前記処
理内容情報を格納するコマンドバッファおよび前記処理
長情報を格納するコマンドバッファを含むことを特徴と
するディスク制御装置。
【請求項４】特許請求の範囲第３項記載のディスク制御
装置において、前記処理長情報を格納するコマンドバッ
ファには、前記処理内容情報に応じてディスクに書き込
まれる固定パタンをも格納することを特徴とするディス
ク制御装置。
【請求項５】特許請求の範囲第２項記載のディスク制御
装置において、前記アドレス蓄積手段は、前記アドレス
カウンタのアドレスをジャンプ先のアドレスとして格納
するジャンプポインタレジスタを含むことを特徴とする
ディスク制御装置。
【請求項６】特許請求の範囲第１項記載のディスク制御
装置において、前記第１の特定の処理内容情報はリトライ先を前記アド
レス蓄積手段に格納するリトライ先設定を指示するもの
であり、前記第２の特定の処理内容情報はリトライの実
行を指示するものであり、前記リトライ先のアドレスにおいて前記第１の特定の処
理内容情報を発行することにより当該アドレスを前記ア
ドレス蓄積手段に格納し、リトライが必要になった時点
で前記第２の特定の処理内容情報を発行することにより
前記アドレス蓄積手段内のアドレスを前記アドレスカウ
ンタに転送することを特徴とするディスク制御装置。
【請求項７】特許請求の範囲第６項記載のディスク制御
装置において、前記アドレス蓄積手段は、前記アドレス
カウンタのアドレスをリトライ先のアドレスとして格納
するリトライポインタレジスタを含むことを特徴とする
ディスク制御装置。
【請求項８】特許請求の範囲第１項記載のディスク制御
装置において、前記ホストコンピュータからの入出力命
令は、ライトフォーマット、リード、およびライトを含
むことを特徴とするディスク制御装置。
【請求項９】特許請求の範囲第１項記載のディスク制御
装置において、前記ディスク装置のディスクフォーマッ
トに対応したID部の書き込み用あるいは比較用のアドレ
スマーク及びID情報をそれぞれ区別することなく所定バ
イトずつ格納する複数のID部蓄積手段を設けたことを特
徴とするディスク制御装置。
【請求項１０】特許請求の範囲第９項記載のディスク制
御装置において、複数のセクタの読み取りあるいは書き
込みを行なうマルチセクタ処理時に前記ID部蓄積手段に
格納した特定のIDのみのデータの変更を前記ホストコン
ピュータ側からの指定に応じて指示する選択手段を設け
たことを特徴とするディスク制御装置。