JPH0777162B2 - 積層型チツプバリスタの製造方法 - Google Patents

積層型チツプバリスタの製造方法

Info

Publication number
JPH0777162B2
JPH0777162B2 JP61257256A JP25725686A JPH0777162B2 JP H0777162 B2 JPH0777162 B2 JP H0777162B2 JP 61257256 A JP61257256 A JP 61257256A JP 25725686 A JP25725686 A JP 25725686A JP H0777162 B2 JPH0777162 B2 JP H0777162B2
Authority
JP
Japan
Prior art keywords
chip varistor
internal electrode
varistor
electrode
zinc oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61257256A
Other languages
English (en)
Other versions
JPS63110703A (ja
Inventor
香織 岡本
昭宏 高見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP61257256A priority Critical patent/JPH0777162B2/ja
Publication of JPS63110703A publication Critical patent/JPS63110703A/ja
Publication of JPH0777162B2 publication Critical patent/JPH0777162B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Thermistors And Varistors (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は酸化亜鉛を主成分とする積層型チップバリスタ
の製造方法に関するものである。
従来の技術 酸化亜鉛系バリスタは電圧非直線性抵抗特性を有し、現
在の半導体素子を主軸とする電子機器において、その半
導体素子を保護するためのサージアブソーバとして、重
要な役割を果たしている。しかし、最近の機器では軽薄
短小化および低電圧化が進み低バリスタ電圧、高サージ
耐量の特性を有するサージアブソーバが必要とされてい
る。これに対応するものとして、酸化亜鉛系の積層型チ
ップバリスタが実用化されてきた。
上記チップバリスタの製造方法は、酸化亜鉛系粉末と有
機溶剤からなるスラリーをシート状に成形、乾燥後、白
金、パラジウムなどの高温で安定な貴金属ペーストを上
記グリーンシートに交互に印刷積層することによって作
る。これを焼成し、焼結体の両端に銀−パラジウムの合
金の外部電極を形成する。
第2図は積層型チップバリスタの内部構成を説明したも
のである。
1は酸化亜鉛系セラミックス、2は白金の内部電極、3
は銀の外部電極である。
発明が解決しようとする問題点 上記製造方法に従って製造された素子は、内部電極2に
貴金属を使用しており、印刷スクリーンによって一定厚
みに形成されている。しかし一定以上の電流を素子に流
すと、第2図の斜線部で示す内部電極2の一端4部に電
流が集中し、その部分を中心として内部電極2間で破壊
がおき、ショートしてしまう。
本発明はこのような問題点を解決するもので、内部電極
の破壊を防ぐことを目的とするものである。
問題点を解決するための手段 本発明は、上記問題点を解決するために、内部電極を印
刷するときに、セラミック内に挿入した内部電極の一端
部にのみ高抵抗材料を印刷形成するものである。
作用 この構成により、素子に電流を流した場合、内部電極の
一端部分の電流集中を防ぐこととなり、内部電極端部の
破壊をおさえることができる。
実施例 以下に、本発明の積層型チップバリスタの製造方法を説
明する。
第1図は本発明の一実施例による積層型チップバリスタ
を示す図であり、第1図において、5は酸化亜鉛系セラ
ミックス、6は内部電極として用いた白金電極、7は高
抵抗材料である。先ずセラミック5の製造方法は、酸化
亜鉛を主成分とするバリスタ粉末に対し、バインダー、
可塑剤、分散剤、有機溶剤を加えスラリー化し、ドクタ
ーブレード法により、任意の厚みのグリーン・シートを
形成することにより行う。これを所定の大きさに切断
し、これに白金ペーストを印刷して乾燥して白金電極6
を形成する。次に400メッシュのスクリーンを用いてBi2
3 8mol%,Sb23 20mol%,SiO2 72mol%とエチルセル
ロースとからなるペーストを内部電極である白金電極6
の一端上に塗布する。その後グリーン・シートを積層、
白金ペーストを印刷と繰り返す。積層したものを圧着
し、所定の大きさに切断する。素子はバインダーアウト
後、1100〜1300℃で焼成する。素子の面取りを行った
後、銀の外部電極を塗布し、700〜800℃で焼付けを行
う。
以上の工程に従って作製された素子のサージ耐量を測定
し、結果を第1表に示す。
第1表からもわかるように、内部電極である白金電極6
の一端に高抵抗材料7を印刷形成することにより、サー
ジ耐量が向上する。しかし塗着量が多すぎると、上下の
槽にも影響を及ぼし、サージ耐量の低下をまねくことと
なる。
但し、サージ耐量は8×20μsの標準電流波形を用い、
この波形の衝撃電流を5分間隔で2回印加し、バリスタ
電圧の劣化率が±10%である電流値のことを意味する。
発明の効果 以上のように本発明は、積層型チップバリスタにおいて
セラミックの内部に挿入された内部電極の一端部にのみ
高抵抗材料を印刷形成するものであるので、この内部電
極の一端部における電流集中を防ぎ素子の破壊を防ぐこ
とができ、しかも高抵抗材料の印刷は内部電極の一端部
にのみ形成しているので、電極抵抗を大きくしてバリス
タ特性を悪化させることもない。
【図面の簡単な説明】
第1図a,bは、本発明の一実施例による積層型チップバ
リスタの高抵抗材料を印刷したグリーン・シートを示す
平面図および断面図、第2図は従来の積層型チップバリ
スタを示す断面図である。 5……酸化亜鉛系セラミックス、6……白金電極、7…
…高抵抗材料。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】酸化亜鉛系セラミックの内部に内部電極の
    一端を挿入するとともに、この内部電極の一端にのみ高
    抵抗材料を印刷形成してなる積層型チップバリスタの製
    造方法。
JP61257256A 1986-10-29 1986-10-29 積層型チツプバリスタの製造方法 Expired - Lifetime JPH0777162B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61257256A JPH0777162B2 (ja) 1986-10-29 1986-10-29 積層型チツプバリスタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61257256A JPH0777162B2 (ja) 1986-10-29 1986-10-29 積層型チツプバリスタの製造方法

Publications (2)

Publication Number Publication Date
JPS63110703A JPS63110703A (ja) 1988-05-16
JPH0777162B2 true JPH0777162B2 (ja) 1995-08-16

Family

ID=17303853

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61257256A Expired - Lifetime JPH0777162B2 (ja) 1986-10-29 1986-10-29 積層型チツプバリスタの製造方法

Country Status (1)

Country Link
JP (1) JPH0777162B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02276203A (ja) * 1989-04-18 1990-11-13 Matsushita Electric Ind Co Ltd 積層型サーミスタの製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6060702A (ja) * 1983-09-13 1985-04-08 マルコン電子株式会社 積層型電圧非直線抵抗器

Also Published As

Publication number Publication date
JPS63110703A (ja) 1988-05-16

Similar Documents

Publication Publication Date Title
JP2556151B2 (ja) 積層型バリスタ
JP3636075B2 (ja) 積層ptcサーミスタ
JP3822798B2 (ja) 電圧非直線抵抗体及び磁器組成物
JPS61170005A (ja) バリスタ
JP2004022976A (ja) 積層型電圧非直線抵抗体、及びその製造方法
JP5830715B2 (ja) 積層バリスタ及びその製造方法
JP3506056B2 (ja) 正の抵抗温度特性を有する積層型半導体セラミック素子、および正の抵抗温度特性を有する積層型半導体セラミック素子の製造方法
JP3878929B2 (ja) バリスタ及びバリスタの製造方法
JPH0777162B2 (ja) 積層型チツプバリスタの製造方法
JPH10229004A (ja) チップ型バリスタ
JP3498211B2 (ja) 積層型半導体セラミック電子部品
JPH05226116A (ja) 積層型バリスタ
JP2976250B2 (ja) 積層型バリスタの製造方法
JP2830322B2 (ja) 電圧依存性非直線抵抗体磁器組成物およびバリスタの製造方法
JP3286855B2 (ja) チップ型ptcサーミスタの製造方法
JPH0714702A (ja) 正の抵抗温度特性を有する積層型半導体磁器
JPH05283209A (ja) 積層型バリスタ
JPS62122103A (ja) 積層型チツプバリスタの製造方法
JPS62282411A (ja) 電圧依存性非直線抵抗器
JP4235487B2 (ja) 電圧非直線性抵抗体
JP7570060B2 (ja) 積層バリスタ
JP3289354B2 (ja) 正の抵抗温度特性を有する積層型半導体磁器
JPH0430732B2 (ja)
JP2644731B2 (ja) 電圧依存性非直線抵抗器の製造方法
JPH0547508A (ja) 積層型半導体磁器及びその製造方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term