JPH077786B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH077786B2 JPH077786B2 JP60088529A JP8852985A JPH077786B2 JP H077786 B2 JPH077786 B2 JP H077786B2 JP 60088529 A JP60088529 A JP 60088529A JP 8852985 A JP8852985 A JP 8852985A JP H077786 B2 JPH077786 B2 JP H077786B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- substrates
- capacitance
- main surface
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の製造方法に係り、特に、所定の
配線または素子を備えた複数個の基板間の相対的位置を
定めるに好適な方法に関する。
配線または素子を備えた複数個の基板間の相対的位置を
定めるに好適な方法に関する。
半導体装置の集積密度の増大に対応し、その多機能化，
高性能化を図るためには、配線の多層化が必要であり、
将来的には、数十層の配線層形成が必要となるとさえ言
われている。このような多層配線を、素子を形成した基
板上に下層から順次形成する方法で作製することは、工
程数の増加に伴う良品率の低下と、いわゆるターン・ア
ラウンド時間の増加の点から極めて非能率的であり、コ
スト高につながる。このような工程数の増加に起因する
弊害は、ウエハ規模集積回路製造の妨げとなり、また、
３次元集積回路製造においても、多層配線集積回路製造
と同様にもたらされる。かかる従来法の欠点を取除くた
め、所定の配線または素子を備えた基板を複数個独立に
作製し、しかる後、該複数個の基板を接着一体化して半
導体装置を製造するという方法がある。この方法におい
て問題となるのは、複数個の基板間の相対的位置関係を
いかにして定めるかという点である。かかる相対的位置
関係を定める方法としては、従来の製造方法において実
施されている、露光マスクと基板との位置合せ法がある
が、この方法は、対象とする複数個の基板のいずれもが
光を透過する部分を有しない場合には適用できない。
高性能化を図るためには、配線の多層化が必要であり、
将来的には、数十層の配線層形成が必要となるとさえ言
われている。このような多層配線を、素子を形成した基
板上に下層から順次形成する方法で作製することは、工
程数の増加に伴う良品率の低下と、いわゆるターン・ア
ラウンド時間の増加の点から極めて非能率的であり、コ
スト高につながる。このような工程数の増加に起因する
弊害は、ウエハ規模集積回路製造の妨げとなり、また、
３次元集積回路製造においても、多層配線集積回路製造
と同様にもたらされる。かかる従来法の欠点を取除くた
め、所定の配線または素子を備えた基板を複数個独立に
作製し、しかる後、該複数個の基板を接着一体化して半
導体装置を製造するという方法がある。この方法におい
て問題となるのは、複数個の基板間の相対的位置関係を
いかにして定めるかという点である。かかる相対的位置
関係を定める方法としては、従来の製造方法において実
施されている、露光マスクと基板との位置合せ法がある
が、この方法は、対象とする複数個の基板のいずれもが
光を透過する部分を有しない場合には適用できない。
本発明の目的は、上記従来の問題を解決し、所定の配線
または素子を備えた複数個の基板間の相対的位置関係を
定めることのできる半導体装置の墳造方法を提供するこ
とにある。
または素子を備えた複数個の基板間の相対的位置関係を
定めることのできる半導体装置の墳造方法を提供するこ
とにある。
上記目的を達成するため、本発明は、容量測定用電極
を、所定の配線または素子を備えた複数個の基板上に、
各々少なくとも１つずつ作製し、該電極のうち少なくと
も２つが相対するように該複数個の基板を配置し、該電
極間の容量または該電極間の相対的位置関係の変化によ
る容量変化を測定することにより、該基板間相互の相対
的位置関係の決定を可能とするものである。該複数個の
基板を配列（配列とは、いずれか１つの基板主表面に平
行な向きの複数個の基板間の相対的位置関係を固定した
状態を言う）させた後に、該複数個の基板間の距離を調
整することまたは該複数個の基板を重ね合わせることも
可能とした。
を、所定の配線または素子を備えた複数個の基板上に、
各々少なくとも１つずつ作製し、該電極のうち少なくと
も２つが相対するように該複数個の基板を配置し、該電
極間の容量または該電極間の相対的位置関係の変化によ
る容量変化を測定することにより、該基板間相互の相対
的位置関係の決定を可能とするものである。該複数個の
基板を配列（配列とは、いずれか１つの基板主表面に平
行な向きの複数個の基板間の相対的位置関係を固定した
状態を言う）させた後に、該複数個の基板間の距離を調
整することまたは該複数個の基板を重ね合わせることも
可能とした。
以下、本発明を、実施例を参照して詳細に説明する。
実施例１ 第１図を用いて説明する。第１図（ａ）は、本発明に用
いる容量測定用電極を備えた基板を示す。電極数はいく
つでもよいが、ここでは、40である。図において、記号
１は所定の配線または素子を備えた基板、２〜５は容量
測定用電極、６は複数個の基板を接着一体化し、電気的
導通をとるための接着用電極をそれぞれ表わす。容量測
定用電極２〜５の大きさは、各々、１μｍ×5cmであ
り、10個ずつが間隔１μｍで並んでいる。形は、ここで
は長方形であるが、他の形でも構わないのは言うまでも
ない。基板１としては、所定の配線と素子を備えた半導
体基板と、所定の配線を備えた絶縁物基板を用い、容量
測定用電極２〜５は、両基板１を向い合わせたときに相
対するように、それぞれの上に配置されている。容量測
定用電極２〜５と、接着用電極６との間の、各々の基板
上での相対的位置関係は確定していて、２つの基板１上
の容量測定用電極２〜５の相対的位置関係を定めると、
２つの基板１上の接着用電極６相互間の位置関係も定ま
る。第１図（ａ）に示したような半導体基板１と絶縁物
基板１を１つずつ、第１図（ｂ）の如く平行に向い合わ
せる。絶縁物基板21は固定されていて、半導体基板31は
可動台41上に設置されている。少なくともいずれか一方
の基板が可能であればよい。該両基板21,31間の距離
は、10μｍである。容量測定用電極22と32,24と34によ
つてそれぞれ形成される蓄電器を並列に接続し、その総
合量を容量計42により測定する。可動台41を容量測定用
電極32の長辺に垂直な方向に移動しながら容量を測定し
た結果を第１図（ｃ）に示す。横軸は容量最大の点から
のずれを示す。この移動方向と垂直な移動方法について
も、同様の方法により、同様の結果が得られた。用いた
容量計42の測定精度が0.3pFであることから決まる本実
施例における両基板21,31間の相対的位置関係の決定精
度は、±0.3μｍであつた。なお、２組の蓄電器を並列
に接続することは必ずしも必要ではなく、また、３組以
上を接続してもよい。
いる容量測定用電極を備えた基板を示す。電極数はいく
つでもよいが、ここでは、40である。図において、記号
１は所定の配線または素子を備えた基板、２〜５は容量
測定用電極、６は複数個の基板を接着一体化し、電気的
導通をとるための接着用電極をそれぞれ表わす。容量測
定用電極２〜５の大きさは、各々、１μｍ×5cmであ
り、10個ずつが間隔１μｍで並んでいる。形は、ここで
は長方形であるが、他の形でも構わないのは言うまでも
ない。基板１としては、所定の配線と素子を備えた半導
体基板と、所定の配線を備えた絶縁物基板を用い、容量
測定用電極２〜５は、両基板１を向い合わせたときに相
対するように、それぞれの上に配置されている。容量測
定用電極２〜５と、接着用電極６との間の、各々の基板
上での相対的位置関係は確定していて、２つの基板１上
の容量測定用電極２〜５の相対的位置関係を定めると、
２つの基板１上の接着用電極６相互間の位置関係も定ま
る。第１図（ａ）に示したような半導体基板１と絶縁物
基板１を１つずつ、第１図（ｂ）の如く平行に向い合わ
せる。絶縁物基板21は固定されていて、半導体基板31は
可動台41上に設置されている。少なくともいずれか一方
の基板が可能であればよい。該両基板21,31間の距離
は、10μｍである。容量測定用電極22と32,24と34によ
つてそれぞれ形成される蓄電器を並列に接続し、その総
合量を容量計42により測定する。可動台41を容量測定用
電極32の長辺に垂直な方向に移動しながら容量を測定し
た結果を第１図（ｃ）に示す。横軸は容量最大の点から
のずれを示す。この移動方向と垂直な移動方法について
も、同様の方法により、同様の結果が得られた。用いた
容量計42の測定精度が0.3pFであることから決まる本実
施例における両基板21,31間の相対的位置関係の決定精
度は、±0.3μｍであつた。なお、２組の蓄電器を並列
に接続することは必ずしも必要ではなく、また、３組以
上を接続してもよい。
実施例２ 第２図を用いて説明する。本実施例は、実施例１と同様
の工程の後、両基板21,31を重ね合わせた例を示す。実
施例２で用いた可動台41は、該両基板21,31を配列させ
た後に、該両基板21,31間の距離を調整するまたは該両
基板21,31を重ね合わせる機能を有する。実施例１の如
く、２つの基板21,31を配列させた後、可動台41を半導
体基板31の主表面に垂直な方向に移動し、該両基板21,3
1を重ね合わせた。可動台41を基板31の主表面に垂直な
方向に動かす際に、基板主表面方向に±0.2μｍの誤差
が生じるため、本実施例における最終的な該基板21,31
間の相対的位置関係の決定精度は、±0.5μｍであつ
た。かかる工程の後、該両基板21,31を加熱圧着する
と、接着用電極26と36とが接着され、該両基板21,31は
一体化した。なお、該両基板21,31の一体化の方法とし
ては、他に、テープキヤリア方式等用いることも可能で
ある。
の工程の後、両基板21,31を重ね合わせた例を示す。実
施例２で用いた可動台41は、該両基板21,31を配列させ
た後に、該両基板21,31間の距離を調整するまたは該両
基板21,31を重ね合わせる機能を有する。実施例１の如
く、２つの基板21,31を配列させた後、可動台41を半導
体基板31の主表面に垂直な方向に移動し、該両基板21,3
1を重ね合わせた。可動台41を基板31の主表面に垂直な
方向に動かす際に、基板主表面方向に±0.2μｍの誤差
が生じるため、本実施例における最終的な該基板21,31
間の相対的位置関係の決定精度は、±0.5μｍであつ
た。かかる工程の後、該両基板21,31を加熱圧着する
と、接着用電極26と36とが接着され、該両基板21,31は
一体化した。なお、該両基板21,31の一体化の方法とし
ては、他に、テープキヤリア方式等用いることも可能で
ある。
実施例３ 第３図を用いて説明する。本実施例３は、実施例１と同
様の基板21,31を用い、第３図（ａ）に示す如く、容量
計42の出力に２次微分回路43を接続し、２つの基板21,3
1上の容量測定用電極22と24,32と34間の容量そのもので
はなく、可動台41の移動による容量変化のピーク検出を
行つて、該両基板21,31間の相対的位置関係の決定を行
つた実施例である。第３図（ｂ）は２次微分回路43の出
力の一例を示す。横軸は、容量最大に対応するピークの
中心からのずれを表す。２次微分回路43を付与すること
によつて、本実施例における該両基板21,31間の相対的
位置の決定精度は、±0.15μｍとなつた。
様の基板21,31を用い、第３図（ａ）に示す如く、容量
計42の出力に２次微分回路43を接続し、２つの基板21,3
1上の容量測定用電極22と24,32と34間の容量そのもので
はなく、可動台41の移動による容量変化のピーク検出を
行つて、該両基板21,31間の相対的位置関係の決定を行
つた実施例である。第３図（ｂ）は２次微分回路43の出
力の一例を示す。横軸は、容量最大に対応するピークの
中心からのずれを表す。２次微分回路43を付与すること
によつて、本実施例における該両基板21,31間の相対的
位置の決定精度は、±0.15μｍとなつた。
実施例４ 第１図を用いて説明する。本実施例は、実施例１と同様
の基板21,31を用い、実施例１と同様の容量計42を用い
て、該両基板21,31間の平行関係を精度よく定めた例で
ある。なお、本実施例においては、容量測定用電極22と
32,24と34の各組から成る蓄電器は並列接続せず、それ
ぞれ独立に容量を測定した。本実施例で用いた可動台41
は周辺部８ケ所にピツチの小さなねじから成る高さ調整
装置を具備していて、該両基板21,31の平行度を調整す
る機能を有する。各組の電極22と32,24と34から成る蓄
電器の容量が同どになるように可動台41を移動したとこ
ろ、該両基板21,31の相対する基板面の各位置における
該両基板21,31間の距離の差は、±0.4μｍに収まつた。
の基板21,31を用い、実施例１と同様の容量計42を用い
て、該両基板21,31間の平行関係を精度よく定めた例で
ある。なお、本実施例においては、容量測定用電極22と
32,24と34の各組から成る蓄電器は並列接続せず、それ
ぞれ独立に容量を測定した。本実施例で用いた可動台41
は周辺部８ケ所にピツチの小さなねじから成る高さ調整
装置を具備していて、該両基板21,31の平行度を調整す
る機能を有する。各組の電極22と32,24と34から成る蓄
電器の容量が同どになるように可動台41を移動したとこ
ろ、該両基板21,31の相対する基板面の各位置における
該両基板21,31間の距離の差は、±0.4μｍに収まつた。
本発明によれば、複数個の、配線または素子を備えた基
板間の相対的位置関係を精度よく定めることを可能とす
る効果がある。さらに、該複数個の基板間の距離を調整
すること、または、該複数個の基板を重ね合わせること
も可能となる。
板間の相対的位置関係を精度よく定めることを可能とす
る効果がある。さらに、該複数個の基板間の距離を調整
すること、または、該複数個の基板を重ね合わせること
も可能となる。
第１図ないし第３図は、それぞれ本発明の異なる実施例
を説明するための図である。 １……所定の配線または素子を備えた基板、２〜5,22,2
4,32,34……容量測定用電極、６、26、36……接着用電
極、21……絶縁物基板、31……半導体基板、41……可動
台、42……容量計、43……２次微分回路。
を説明するための図である。 １……所定の配線または素子を備えた基板、２〜5,22,2
4,32,34……容量測定用電極、６、26、36……接着用電
極、21……絶縁物基板、31……半導体基板、41……可動
台、42……容量計、43……２次微分回路。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 恒川 助芳 東京都国分寺市東恋ヶ窪１丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 森崎 浩 東京都国分寺市東恋ヶ窪１丁目280番地 株式会社日立製作所中央研究所内
Claims (5)
- 【請求項１】それぞれの主表面に所定の配線または所定
の素子の少なくとも一方を備えた第１の基板と第２の基
板とを準備して、該第１の基板の主表面と該第２の基板
の主表面とを向い合わせた後、両者を接着一体化して半
導体装置を製造するに際して上記第１の基板と上記第２
の基板との間の相対的位置関係を測定するため、 上記第１の基板と上記第２の基板のそれぞれの主表面に
容量測定を可能とする電極を予め配置し、 該容量測定可能な電極の間の容量を測定することにより
上記相対的位置関係を測定することを特徴とする半導体
装置の製造方法。 - 【請求項２】上記容量測定可能な電極の間の容量を測定
する容量測定手段の出力に従って上記第１の基板と上記
第２の基板との間の上記相対的位置関係を調整し、 しかる後、上記両者を接着一体化することを特徴とする
特許請求の範囲第１項に記載の半導体装置の製造方法。 - 【請求項３】上記第１の基板と上記第２の基板のそれぞ
れの主表面に互いに対応する接続用電極が予め形成され
てなり、 上記両者を接着一体化するに際して、上記第１の基板の
主表面の該接続用電極と上記第２の基板の主表面の該接
続用電極とが互いに接続されることを特徴とする特許請
求の範囲第２項に記載の半導体装置の製造方法。 - 【請求項４】上記両者を接着一体化するに際して、加熱
処理することにより上記第１の基板の主表面の上記接続
用電極と上記第２の基板の主表面の上記接続用電極とが
互いに接着されることを特徴とする特許請求の範囲第３
項に記載の半導体装置の製造方法。 - 【請求項５】上記第１の基板と上記第２の基板の一方は
半導体基板であることを特徴とする特許請求の範囲第１
項から第４項までのいずれかに記載の半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60088529A JPH077786B2 (ja) | 1985-04-26 | 1985-04-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60088529A JPH077786B2 (ja) | 1985-04-26 | 1985-04-26 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61248435A JPS61248435A (ja) | 1986-11-05 |
| JPH077786B2 true JPH077786B2 (ja) | 1995-01-30 |
Family
ID=13945362
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60088529A Expired - Lifetime JPH077786B2 (ja) | 1985-04-26 | 1985-04-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH077786B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02278745A (ja) * | 1989-04-19 | 1990-11-15 | Tokyo Electron Ltd | アライメント装置 |
-
1985
- 1985-04-26 JP JP60088529A patent/JPH077786B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61248435A (ja) | 1986-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5828142A (en) | Platen for use with lithographic stages and method of making same | |
| US4304624A (en) | Method of fabricating a multi-layer structure for detector array module | |
| US3928094A (en) | Method of aligning a wafer beneath a mask and system therefor and wafer having a unique alignment pattern | |
| JP3304231B2 (ja) | プローブ・カード用カラセル | |
| US4354107A (en) | Detector array module-structure and fabrication | |
| JPH0785488B2 (ja) | 電子部品パッケージ | |
| JPH0231856B2 (ja) | ||
| US4352715A (en) | Detector array module fabrication | |
| JPH077786B2 (ja) | 半導体装置の製造方法 | |
| EP0602606B1 (en) | Method of manufacturing strain sensors | |
| US6013355A (en) | Testing laminates with x-ray moire interferometry | |
| JPH0241893B2 (ja) | ||
| JPH03101193A (ja) | 厚膜薄膜混成多層配線基板 | |
| JPS5934986Y2 (ja) | 混成厚膜集積回路 | |
| JPH0364944A (ja) | 電子回路装置の検査装置 | |
| JP2587614B2 (ja) | 半導体装置 | |
| JPH0569306B2 (ja) | ||
| JPH0230173B2 (ja) | ||
| WO1997019509A1 (en) | Platen for use with stages and method of making same | |
| JP2004319607A (ja) | 多層配線回路基板とその製造方法 | |
| JPS63226073A (ja) | 力検出装置 | |
| JPH09510323A (ja) | 高密度格子配置の電気結線 | |
| JPH0974122A (ja) | 半導体装置における容量測定パターン及び容量測定方法 | |
| JPH09119965A (ja) | ３軸型磁束検出用コイル | |
| JPH0817273B2 (ja) | 多層セラミック基板およびその製造方法 |