JPH077797B2 - 誘電体分離基体 - Google Patents
誘電体分離基体Info
- Publication number
- JPH077797B2 JPH077797B2 JP59238402A JP23840284A JPH077797B2 JP H077797 B2 JPH077797 B2 JP H077797B2 JP 59238402 A JP59238402 A JP 59238402A JP 23840284 A JP23840284 A JP 23840284A JP H077797 B2 JPH077797 B2 JP H077797B2
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- silicon
- dielectric isolation
- isolation substrate
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/01—Manufacture or treatment
Landscapes
- Element Separation (AREA)
Description
【発明の詳細な説明】 〔発明の利用分野〕 本発明は半導体集積回路装置に係り、特に、高耐圧大電
流化に好適な半導体集積回路装置に関する。
流化に好適な半導体集積回路装置に関する。
第２図は一般に行なわれている誘電体分離基体の製造方
法を示す。
法を示す。
先ず、（ａ）に示すシリコン単結晶ウエハ１の片側の面
を異方性エツチング法によつて（ｂ）のように分離溝２
を形成した後、全面に誘電体分離用の二酸化シリコン膜
３を被着させる。次いで、この二酸化シリコン膜３上に
シリコン塩化物等の気相反応によつて支持体となるシリ
コン多結晶層４を形成する。次に、単結晶層側を（ｃ）
のα−αで示した位置まで、また、多結晶層側をβ−β
で示した位置まで研磨すれば（ｄ）に示すように互いに
二酸化シリコン膜３で分離された単結晶島領域５をもつ
誘電体分離基体６が得られる。その後、公知の選択拡散
法により、単結晶島内に所望の不純物を拡散し、素子保
護用絶縁膜、Al配線、ダイシング等の工程を経て、半導
体集積回路装置が形成される。
を異方性エツチング法によつて（ｂ）のように分離溝２
を形成した後、全面に誘電体分離用の二酸化シリコン膜
３を被着させる。次いで、この二酸化シリコン膜３上に
シリコン塩化物等の気相反応によつて支持体となるシリ
コン多結晶層４を形成する。次に、単結晶層側を（ｃ）
のα−αで示した位置まで、また、多結晶層側をβ−β
で示した位置まで研磨すれば（ｄ）に示すように互いに
二酸化シリコン膜３で分離された単結晶島領域５をもつ
誘電体分離基体６が得られる。その後、公知の選択拡散
法により、単結晶島内に所望の不純物を拡散し、素子保
護用絶縁膜、Al配線、ダイシング等の工程を経て、半導
体集積回路装置が形成される。
このような誘電体分離基体による半導体集積回路装置
（以下ICと略す）は、現有のpn接合分離型ICに比較して
電流リークや素子間の寄生効果がないので、制御用小電
力素子とスイツチ用パワー素子との混在が可能である。
しかし、誘電体分離型ICも、特に、パワー素子のパワー
アップ化及び制御用素子の高集積化を考えた場合、技術
的に困難な課題が多い。
（以下ICと略す）は、現有のpn接合分離型ICに比較して
電流リークや素子間の寄生効果がないので、制御用小電
力素子とスイツチ用パワー素子との混在が可能である。
しかし、誘電体分離型ICも、特に、パワー素子のパワー
アップ化及び制御用素子の高集積化を考えた場合、技術
的に困難な課題が多い。
（イ）第２図に示す構造の誘電体分離型ICは金属ステム
に蝋材で接着固定されているのが通例である。この場
合、単結晶島５内に形成されるパワー素子の放熱は誘電
体分離用二酸化シリコン膜３及びシリコン多結晶層４の
比較的熱伝導の悪い物質を通して行なわれる。このた
め、通常の縦型の単体素子に比べ、大電流化が難かし
い。
に蝋材で接着固定されているのが通例である。この場
合、単結晶島５内に形成されるパワー素子の放熱は誘電
体分離用二酸化シリコン膜３及びシリコン多結晶層４の
比較的熱伝導の悪い物質を通して行なわれる。このた
め、通常の縦型の単体素子に比べ、大電流化が難かし
い。
（ロ）従来の誘電体分離基体によるICの耐圧は単結晶島
の厚さによつて決まつている。すなわち、パワー素子に
印加される高電圧によつて拡がる空乏層幅以上の厚さの
単結晶層が必要である。しかし、これまでの誘電体分離
基体の製造技術から考えると、ICの大部分の面積を占め
る制御用小電力素子の単結晶島も、同時に厚くしなけれ
ばならない。異方性エツチング法によつて分離溝２を形
成するには分離溝の主表面上での占める面積は、分離溝
深さの二乗に比例して大きくなる。このため、集積度が
極度に小さくなつてしまう。
の厚さによつて決まつている。すなわち、パワー素子に
印加される高電圧によつて拡がる空乏層幅以上の厚さの
単結晶層が必要である。しかし、これまでの誘電体分離
基体の製造技術から考えると、ICの大部分の面積を占め
る制御用小電力素子の単結晶島も、同時に厚くしなけれ
ばならない。異方性エツチング法によつて分離溝２を形
成するには分離溝の主表面上での占める面積は、分離溝
深さの二乗に比例して大きくなる。このため、集積度が
極度に小さくなつてしまう。
以上の理由からこれまでの誘電体分離基体によるICでは
発明者等の経験上単結晶島厚さは約70μｍ、その耐圧は
300V程度、電流容量は200mA程度が限界であつた。
発明者等の経験上単結晶島厚さは約70μｍ、その耐圧は
300V程度、電流容量は200mA程度が限界であつた。
これらの欠点を補う考え方として、最近、特開昭55−63
840号公報にその発明が示された。第３図にその構造を
示し概要を説明する。
840号公報にその発明が示された。第３図にその構造を
示し概要を説明する。
誘電体分離基体11はシリコン多結晶層４及び一部の単結
晶領域12、シリコン多結晶層４と分離するための二酸化
シリコン膜３及びシリコン単結晶島５から構成されてい
る。この発明は、前述のように、小電力素子は単結晶島
５内に、大電流・高耐圧素子を単結晶領域12に形成後、
鑞財13でステム14にダイボンドし、大電流素子の発熱を
ステムから放散させようという試みである。
晶領域12、シリコン多結晶層４と分離するための二酸化
シリコン膜３及びシリコン単結晶島５から構成されてい
る。この発明は、前述のように、小電力素子は単結晶島
５内に、大電流・高耐圧素子を単結晶領域12に形成後、
鑞財13でステム14にダイボンドし、大電流素子の発熱を
ステムから放散させようという試みである。
この場合、次に述べるような不具合な点がある。
鑞財13は一般には二酸化シリコン膜３等の非金属部に
はぬれない。従つて、このステム14に接着固定されてい
る部分は高耐圧、大電流素子領域の内のPE部のみであ
る。通常のICでは制御用の小電力素子がチップ全体の占
有面積のほとんどを占めるのでステム14への熱の放散効
果が小さい。
はぬれない。従つて、このステム14に接着固定されてい
る部分は高耐圧、大電流素子領域の内のPE部のみであ
る。通常のICでは制御用の小電力素子がチップ全体の占
有面積のほとんどを占めるのでステム14への熱の放散効
果が小さい。
部分的に熱の発生があることより、同一基体内に膨張
係数の異なる二種（シリコン単結晶とシリコン多結晶）
の物質が接して共存するため熱発生時の歪が発生し易
い、文献等によるとシリコン多結晶の膨張係数は常温で
もシリコン単結晶の約３倍と言われ、大電流高電圧印加
による歪は極度に大きくなり、素子特性に悪影響を及ぼ
し、さらに、ひどい場合は熱疲労によるチップのクラツ
クや割れも生じることが予想される。
係数の異なる二種（シリコン単結晶とシリコン多結晶）
の物質が接して共存するため熱発生時の歪が発生し易
い、文献等によるとシリコン多結晶の膨張係数は常温で
もシリコン単結晶の約３倍と言われ、大電流高電圧印加
による歪は極度に大きくなり、素子特性に悪影響を及ぼ
し、さらに、ひどい場合は熱疲労によるチップのクラツ
クや割れも生じることが予想される。
本発明の目的は高耐圧、大電流容量化の可能な誘電体分
離基体を使つた半導体集積回路装置を提供することにあ
る。
離基体を使つた半導体集積回路装置を提供することにあ
る。
本発明誘電体分離基体の特徴とするところは、一対の主
表面を有し、両主表面に隣接するシリコン単結晶の支持
体と、一方の主表面側に露出し誘電体膜を介して支持体
に複数個支持されたシリコン単結晶の島領域とを有し、
支持体において両主表面に露出し複数の接合を有する機
能素子が形成され、機能素子の１個の接合は一方の主表
面側に露出し、他の１個の接合は他方の主表面と機能素
子に隣接する島領域の底部との間に延びている構成とし
た点にある。
表面を有し、両主表面に隣接するシリコン単結晶の支持
体と、一方の主表面側に露出し誘電体膜を介して支持体
に複数個支持されたシリコン単結晶の島領域とを有し、
支持体において両主表面に露出し複数の接合を有する機
能素子が形成され、機能素子の１個の接合は一方の主表
面側に露出し、他の１個の接合は他方の主表面と機能素
子に隣接する島領域の底部との間に延びている構成とし
た点にある。
以下、本発明の一実施例を第１図（ａ），（ｂ）および
第４図（ａ）〜（ｆ）により詳述する。
第４図（ａ）〜（ｆ）により詳述する。
先ず、シリコン単結晶ウエハ１の片側の面を異方性エツ
チング法によつて第１図（ａ）のように分離溝２を形成
した後、（ｂ）に示すように、全面に窒化シリコン膜15
を被着させる。次いで、単結晶島を形成すべき領域８の
窒化シリコン膜をホトエツチングにより除去し、（ｃ）
のように、一方表面全域にわたつて酸素をイオン打込機
により所定のエネルギで打込み、シリコン表面上より一
定の内側へO2イオン領域９を形成する。この時、シリコ
ン単結晶領域となるべき部分７は窒化シリコン膜15で保
護されているので、この下の層にはO2イオンは打込まれ
ない。次に高温中でシリコンウエハを熱処理すると
（ｄ）に示すようにイオン打込時のエネルギにより決定
される深さの場所に二酸化シリコン膜10が形成される。
その後、例えば、熱リン酸等によりシリコン単結晶領域
となるべき部分７の窒化シリコン膜を除去すると（ｄ）
に示すような一方表面全面にシリコンが露出する。この
状態で、シリコン塩化物等による気相反応で、支持体と
なるべき層17を形成する。その支持体層17は下地がシリ
コンであるため当然全域にわたつてシリコン単結晶層と
なる。そして（ｅ）に示すように、Ａ−Ａ′およびＢ−
Ｂ′の位置まで研磨すれば（ｆ）に示す単結晶島領域８
及び単結晶領域７が同一基体内に形成できる。なお、点
線16は気相成長層17とシリコンウエハ１との架空境界線
であり、実際の基体には形成されない。
チング法によつて第１図（ａ）のように分離溝２を形成
した後、（ｂ）に示すように、全面に窒化シリコン膜15
を被着させる。次いで、単結晶島を形成すべき領域８の
窒化シリコン膜をホトエツチングにより除去し、（ｃ）
のように、一方表面全域にわたつて酸素をイオン打込機
により所定のエネルギで打込み、シリコン表面上より一
定の内側へO2イオン領域９を形成する。この時、シリコ
ン単結晶領域となるべき部分７は窒化シリコン膜15で保
護されているので、この下の層にはO2イオンは打込まれ
ない。次に高温中でシリコンウエハを熱処理すると
（ｄ）に示すようにイオン打込時のエネルギにより決定
される深さの場所に二酸化シリコン膜10が形成される。
その後、例えば、熱リン酸等によりシリコン単結晶領域
となるべき部分７の窒化シリコン膜を除去すると（ｄ）
に示すような一方表面全面にシリコンが露出する。この
状態で、シリコン塩化物等による気相反応で、支持体と
なるべき層17を形成する。その支持体層17は下地がシリ
コンであるため当然全域にわたつてシリコン単結晶層と
なる。そして（ｅ）に示すように、Ａ−Ａ′およびＢ−
Ｂ′の位置まで研磨すれば（ｆ）に示す単結晶島領域８
及び単結晶領域７が同一基体内に形成できる。なお、点
線16は気相成長層17とシリコンウエハ１との架空境界線
であり、実際の基体には形成されない。
この基体を形成、公知の選択拡散法により所望の不純物
を拡散形成すれば、第１図に示す構造の新規な誘電体分
離型ICチップが得られる。この図では、例としてシリコ
ン単結晶領域７に、主表面側からnE−pB−nB−pEなるサ
イリスタを示している。
を拡散形成すれば、第１図に示す構造の新規な誘電体分
離型ICチップが得られる。この図では、例としてシリコ
ン単結晶領域７に、主表面側からnE−pB−nB−pEなるサ
イリスタを示している。
本発明によればシリコン単結晶の支持体を有する誘電体
分離基体が得られ、放熱効果は従来の３倍程度に向上す
る。また、基体チップの他方主表面全面がシリコン面で
あるため臘財は全面に行きわたり、ステムへの完全接着
固定が可能となる。
分離基体が得られ、放熱効果は従来の３倍程度に向上す
る。また、基体チップの他方主表面全面がシリコン面で
あるため臘財は全面に行きわたり、ステムへの完全接着
固定が可能となる。
更に、本発明によれば、支持体に形成された複数の接合
を有する機能素子の１個の接合が、他方の主表面と機能
素子に隣接する島領域の底部との間に延びているため、
機能素子の他方の主表面側における通電面積が広くなり
オン電圧の低減及びオフ動作の高速化が図れる。また、
機能素子をサイリスタにすることにより、更にオン電圧
を低減できる。
を有する機能素子の１個の接合が、他方の主表面と機能
素子に隣接する島領域の底部との間に延びているため、
機能素子の他方の主表面側における通電面積が広くなり
オン電圧の低減及びオフ動作の高速化が図れる。また、
機能素子をサイリスタにすることにより、更にオン電圧
を低減できる。
第１図（ａ）は本発明による誘電体分離基体の断面図、
第１図（ｂ）は本発明による誘電体分離基体の平面図、
第２図，第３図は従来の誘電体分離基体の断面図、第４
図は本発明による誘電体分離基体の製造工程を示す断面
図である。 １…シリコン単結晶ウエハ、２…分離溝、３及び10…二
酸化シリコン膜、４…シリコン多結晶層、５…シリコン
単結晶島、７…単結晶領域、８…単結晶島領域、14…ス
テム、15…窒化シリコン膜。
第１図（ｂ）は本発明による誘電体分離基体の平面図、
第２図，第３図は従来の誘電体分離基体の断面図、第４
図は本発明による誘電体分離基体の製造工程を示す断面
図である。 １…シリコン単結晶ウエハ、２…分離溝、３及び10…二
酸化シリコン膜、４…シリコン多結晶層、５…シリコン
単結晶島、７…単結晶領域、８…単結晶島領域、14…ス
テム、15…窒化シリコン膜。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 鈴木 建治 東京都千代田区神田駿河台４丁目６番地 株式会社日立製作所内 (56)参考文献 特開 昭52−45275（ＪＰ，Ａ) 特開 昭59−69944（ＪＰ，Ａ)
Claims (2)
- 【請求項１】一対の主表面を有し、両主表面に隣接する
シリコン単結晶の支持体と、一方の主表面側に露出し誘
電体膜を介して支持体に複数個支持されたシリコン単結
晶の島領域とを有し、支持体において両主表面に露出し
複数の接合を有する機能素子が形成され、機能素子の１
個の接合は一方の主表面側に露出し、他の１個の接合は
他方の主表面と機能素子に隣接する島領域の底部との間
に延びていることを特徴とする誘電体分離基体。 - 【請求項２】特許請求の範囲第１項において、前記機能
素子がサイリスタであることを特徴とする誘電体分離基
体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59238402A JPH077797B2 (ja) | 1984-11-14 | 1984-11-14 | 誘電体分離基体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59238402A JPH077797B2 (ja) | 1984-11-14 | 1984-11-14 | 誘電体分離基体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61117848A JPS61117848A (ja) | 1986-06-05 |
| JPH077797B2 true JPH077797B2 (ja) | 1995-01-30 |
Family
ID=17029665
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59238402A Expired - Lifetime JPH077797B2 (ja) | 1984-11-14 | 1984-11-14 | 誘電体分離基体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH077797B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5245275A (en) * | 1975-10-08 | 1977-04-09 | Hitachi Ltd | Mis type semiconductor device |
| JPS5621341A (en) * | 1979-07-28 | 1981-02-27 | Oki Electric Ind Co Ltd | Manufacture of dielectric insulating separation substrate |
| JPS5969944A (ja) * | 1982-10-14 | 1984-04-20 | Sanken Electric Co Ltd | 底面絶縁体分離集積回路の製造方法 |
-
1984
- 1984-11-14 JP JP59238402A patent/JPH077797B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61117848A (ja) | 1986-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8609502B1 (en) | Method of manufacturing semiconductor device including insulated gate bipolar transistor and diode | |
| US5138422A (en) | Semiconductor device which includes multiple isolated semiconductor segments on one chip | |
| JP2995723B2 (ja) | ウェーハ・ボンディングを利用した縦型電流半導体デバイスおよびその製作方法 | |
| US4963505A (en) | Semiconductor device and method of manufacturing same | |
| US5004705A (en) | Inverted epitaxial process | |
| US4837186A (en) | Silicon semiconductor substrate with an insulating layer embedded therein and method for forming the same | |
| EP0191476A2 (en) | Composite semiconductor device and process for manufacturing the same | |
| KR19980071515A (ko) | 절연층 및 반도체층 사이의 접촉 없이 서로 접착된 반도체웨이퍼로부터 제조되는 적층기판 및 그 제조방법 | |
| JP3014012B2 (ja) | 半導体装置の製造方法 | |
| JPS5951743B2 (ja) | 半導体集積装置 | |
| US5358884A (en) | Dual purpose collector contact and isolation scheme for advanced bicmos processes | |
| EP0112773B1 (en) | Buried schottky clamped transistor | |
| JPH055372B2 (ja) | ||
| US4199860A (en) | Method of integrating semiconductor components | |
| US5933750A (en) | Method of fabricating a semiconductor device with a thinned substrate | |
| JPH077797B2 (ja) | 誘電体分離基体 | |
| JPS609159A (ja) | 半導体装置 | |
| JP2002094046A (ja) | 半導体装置 | |
| US4282538A (en) | Method of integrating semiconductor components | |
| JPS58155739A (ja) | 半導体装置 | |
| JPS61172346A (ja) | 半導体集積回路装置 | |
| JP2971408B2 (ja) | 誘電体分離基板の製造方法 | |
| JPS6239538B2 (ja) | ||
| JPH0745698A (ja) | 半導体表面上に形成されるデバイスの分離構造および分離方法 | |
| JPS60245248A (ja) | 半導体集積回路 |