JPS61117848A - 誘電体分離基体 - Google Patents
誘電体分離基体Info
- Publication number
- JPS61117848A JPS61117848A JP59238402A JP23840284A JPS61117848A JP S61117848 A JPS61117848 A JP S61117848A JP 59238402 A JP59238402 A JP 59238402A JP 23840284 A JP23840284 A JP 23840284A JP S61117848 A JPS61117848 A JP S61117848A
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- silicon
- dielectric isolation
- dielectric
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/01—Manufacture or treatment
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は半導体集積回路装置に係り、特に、高耐圧大ｉ
１流化に好適な半導体集積回路装置に関する。
１流化に好適な半導体集積回路装置に関する。
１！！２図は一般に行なわれている誘電体分離基体の製
造方法を示す。
造方法を示す。
先ず、（ａ）に示すシリコン単結晶ウエノ・１０片側の
面を異方性エツチング法によって（ｂ）のように分離溝
２を形成した後、全面に誘電体分離用の二酸化シリコン
膜３を被着させる。次いで、この二酸化シリコン膜３上
にシリコン塩化物等の気相反応によって支持体となるシ
リコン多結晶層４を形成する。次に、単結晶層側を（Ｃ
）のα−αで示した位置まで、また、多結晶層側をβ−
βで示した位置まで研磨すれば（ｄ）に示すように互い
に二酸化シリコン膜３で分離された単結晶島領域５をも
つ誘電体分離基体６が得られる。その後、公知の選択拡
散法により、単結晶島内に所望の不純物を拡散し、素子
保護用絶Ｒ膜、Ａｔ配線、ダイシング等の工穫を経て、
半導体集積回路装置が形成される。
面を異方性エツチング法によって（ｂ）のように分離溝
２を形成した後、全面に誘電体分離用の二酸化シリコン
膜３を被着させる。次いで、この二酸化シリコン膜３上
にシリコン塩化物等の気相反応によって支持体となるシ
リコン多結晶層４を形成する。次に、単結晶層側を（Ｃ
）のα−αで示した位置まで、また、多結晶層側をβ−
βで示した位置まで研磨すれば（ｄ）に示すように互い
に二酸化シリコン膜３で分離された単結晶島領域５をも
つ誘電体分離基体６が得られる。その後、公知の選択拡
散法により、単結晶島内に所望の不純物を拡散し、素子
保護用絶Ｒ膜、Ａｔ配線、ダイシング等の工穫を経て、
半導体集積回路装置が形成される。
このような誘電体分離基体による半導体集積回路装置（
以下Ｉぶと略す）は、現有のｐｎ接合分離型ＩＣに比較
して電流リークや素子間の寄生効果がないので、制御用
小電力素子とスイッチ用パワー素子との混在が可能であ
る。しかし、誘電体分離型ＩＣも、特に、パワー素子の
パワーアップ化及び制御用素子の高集積化を考えた場合
、技術的に困難な！ｌ！題が多い。
以下Ｉぶと略す）は、現有のｐｎ接合分離型ＩＣに比較
して電流リークや素子間の寄生効果がないので、制御用
小電力素子とスイッチ用パワー素子との混在が可能であ
る。しかし、誘電体分離型ＩＣも、特に、パワー素子の
パワーアップ化及び制御用素子の高集積化を考えた場合
、技術的に困難な！ｌ！題が多い。
（イ）第２図に示す構造の誘電体分離型ＩＣは金属ステ
ムに蝋材で接着固定されているのが通例である。
ムに蝋材で接着固定されているのが通例である。
この場合、単結晶島５内に形成されるパワー素子の放熱
は誘を体分離用二醗化シリコン膜３及びシリコン多結晶
層４の比較的熱伝導の悪い物質を通して行なわれる。こ
のため、通常の縦型の単体素子に比べ、大電流化が難か
しい。
は誘を体分離用二醗化シリコン膜３及びシリコン多結晶
層４の比較的熱伝導の悪い物質を通して行なわれる。こ
のため、通常の縦型の単体素子に比べ、大電流化が難か
しい。
（ロ）従来の誘電体分離基体によるＩＣの耐圧は単結晶
島の厚さによって決まっている。すなわち、パワー素子
に印加される高電圧によって拡がる空乏層幅以上の厚さ
の単結晶層が必要である。しかし、これまでの誘電体分
離基体の製造技術から考えると、ＩＣの大部分の面積を
占める制御用小電力素子の単結晶島も、同時に厚くしな
ければならない。
島の厚さによって決まっている。すなわち、パワー素子
に印加される高電圧によって拡がる空乏層幅以上の厚さ
の単結晶層が必要である。しかし、これまでの誘電体分
離基体の製造技術から考えると、ＩＣの大部分の面積を
占める制御用小電力素子の単結晶島も、同時に厚くしな
ければならない。
異方性エツチング法によって分離溝２を形成するには分
離溝の主表面上での占める面積は、分離溝深さの二乗に
比例して大きくなる。このため、集積度が極度に小さく
なってしまう。
離溝の主表面上での占める面積は、分離溝深さの二乗に
比例して大きくなる。このため、集積度が極度に小さく
なってしまう。
以上の理由からこれまでの誘電体分離基体によるＩＣで
は発明者等の経験上単結晶島厚さは約７０μｍ１その耐
圧は３００ｖ程度、電流容量は２００ｍＡ程度が限界で
あった。
は発明者等の経験上単結晶島厚さは約７０μｍ１その耐
圧は３００ｖ程度、電流容量は２００ｍＡ程度が限界で
あった。
これらの欠点を補う考え方として、最近、特開昭５５−
６３８４０号公報にその発明が示された。
６３８４０号公報にその発明が示された。
第３図にその構造を示し概要を説明する。
誘電体分離基体１１はシリコン多結晶層４及び一部の単
結晶領域１２、シリコン多結晶層４と分離するための二
酸化シリコン膜３及びシリコン単結晶島５から構成され
ている。この発明は、前述のように、小電力素子は単結
晶島５内に、大電流高耐圧素子を単結晶領域１２に形成
後、鑞材１３でステム１４にダイボンドし、大電流素子
の発熱をステムから放散させようという試みである。
結晶領域１２、シリコン多結晶層４と分離するための二
酸化シリコン膜３及びシリコン単結晶島５から構成され
ている。この発明は、前述のように、小電力素子は単結
晶島５内に、大電流高耐圧素子を単結晶領域１２に形成
後、鑞材１３でステム１４にダイボンドし、大電流素子
の発熱をステムから放散させようという試みである。
この場合、次に述べるような不具合な点がある。
■鑞材１３は一般には二酸化シリコン膜３等の非金属部
にはぬれない。従づて、このステム１４に接着固定され
ている部分は高耐圧、大′Ｆ＃、流素子領域の内のＰＥ
Ｎのみである。通常のＩＣでは制御用の小電力素子がチ
ップ全体の占有面積のはとんどを占めるのでステム１４
への熱の放散効果が小さい。
にはぬれない。従づて、このステム１４に接着固定され
ている部分は高耐圧、大′Ｆ＃、流素子領域の内のＰＥ
Ｎのみである。通常のＩＣでは制御用の小電力素子がチ
ップ全体の占有面積のはとんどを占めるのでステム１４
への熱の放散効果が小さい。
■部分的に熱の発生があることより、同−基体内に膨張
係数の異なる二種（シリコン単結晶とシリコン多結晶）
の物質が接して共存するため熱発生時の歪が発生し易い
、文献等によるとシリコン多結晶の膨張係数は常温でも
シリコン単結晶の約３倍と言われ、大電流高電圧印加に
よる歪は極度に大きくなり、素子特性に悪影響を及ぼし
、さらに、ひどい場合は熱疲労によるチップのクラック
や割れも生じることが予想される。 −〔発明の目
的〕 本発明の目的は高耐圧、大ｔｉ流容量化の可能な誘電体
分離基体を使った半導体集積回路装置を提供することに
ある。
係数の異なる二種（シリコン単結晶とシリコン多結晶）
の物質が接して共存するため熱発生時の歪が発生し易い
、文献等によるとシリコン多結晶の膨張係数は常温でも
シリコン単結晶の約３倍と言われ、大電流高電圧印加に
よる歪は極度に大きくなり、素子特性に悪影響を及ぼし
、さらに、ひどい場合は熱疲労によるチップのクラック
や割れも生じることが予想される。 −〔発明の目
的〕 本発明の目的は高耐圧、大ｔｉ流容量化の可能な誘電体
分離基体を使った半導体集積回路装置を提供することに
ある。
本発明の特徴は筆結晶島を支持する支持体をこれまでの
シリコン多結晶にかえて、シリコン単結晶とし、電流容
量の小さい素子はラテラル構造で形成し、高耐圧大電流
素子は縦型構造で同−誘電体分離基体内に形成できる点
にある。
シリコン多結晶にかえて、シリコン単結晶とし、電流容
量の小さい素子はラテラル構造で形成し、高耐圧大電流
素子は縦型構造で同−誘電体分離基体内に形成できる点
にある。
〔発明の実施例〕
以下、本発明の一実施例を第１図（ａ）、 （ｂ）およ
び第４図（ａ）〜（ｆ）によυ詳述する。
び第４図（ａ）〜（ｆ）によυ詳述する。
先ず、シリコン単結晶ウェハ１の片側の面を異方性エツ
チング法によって第１図（ａ）のように分離溝２を形成
した後、伽）に示すように、全面に窒化シリコン膜１５
を被着させる。次いで、単結晶島を形成すべき領域８の
窒化シリコン膜をホトエツチングにより除去し、（Ｃ）
のように、一方表面全域にわたって酸素をイオン打込機
により所定のエネルギで打込み、シリコン表面上より一
定の内側へ０２イオン領域９を形成する。この時、シリ
コン単結晶領域となるべき部分７は窒化シリコン膜１５
で保護されているので、この下の層には０２イオンは打
込まれない。次に高温中でシリコンウェハを熱処理する
と（ｄ）に示すようにイオン打込時のエネルギにより決
定される深さの場所に二重化シリコン屓１０が形成され
る。その後、例えば、熱リン酸等によりシリコン単結晶
領域となるべき部分７の窒化シリコン膜を除去すると（
ｄ）に示すような一方表面全面にシリコンが露出する。
チング法によって第１図（ａ）のように分離溝２を形成
した後、伽）に示すように、全面に窒化シリコン膜１５
を被着させる。次いで、単結晶島を形成すべき領域８の
窒化シリコン膜をホトエツチングにより除去し、（Ｃ）
のように、一方表面全域にわたって酸素をイオン打込機
により所定のエネルギで打込み、シリコン表面上より一
定の内側へ０２イオン領域９を形成する。この時、シリ
コン単結晶領域となるべき部分７は窒化シリコン膜１５
で保護されているので、この下の層には０２イオンは打
込まれない。次に高温中でシリコンウェハを熱処理する
と（ｄ）に示すようにイオン打込時のエネルギにより決
定される深さの場所に二重化シリコン屓１０が形成され
る。その後、例えば、熱リン酸等によりシリコン単結晶
領域となるべき部分７の窒化シリコン膜を除去すると（
ｄ）に示すような一方表面全面にシリコンが露出する。
この状態で、シリコン塩化物等による気相反応で、支持
体となるべき層１７を形成する。この支持体層１７は下
地がシリコンであるため当然全域にわたってシリコン単
結晶層とする。そして（ｅ）に示すように、Ａ−Ａ’及
びＢ−Ｂ’の位置まで研磨すれば（ｆ）に示す単結晶島
領域８及び単結晶領域７が同−基体内に形成できる。な
お、点線１６は気相成長層１７とシリコンウェハ１との
架空境界線であり、実際の基体には形成されない。
体となるべき層１７を形成する。この支持体層１７は下
地がシリコンであるため当然全域にわたってシリコン単
結晶層とする。そして（ｅ）に示すように、Ａ−Ａ’及
びＢ−Ｂ’の位置まで研磨すれば（ｆ）に示す単結晶島
領域８及び単結晶領域７が同−基体内に形成できる。な
お、点線１６は気相成長層１７とシリコンウェハ１との
架空境界線であり、実際の基体には形成されない。
この基体を形成、公知の選択拡散法により所望の不純物
を拡散形成すれば、第１図に示す構造の新規なりｔｉ体
分離型ＩＣチップが得られる。この図では、例としてシ
リコン単結晶領域７に、主表面側からｎｚ ｐｍ
ｎｍ−ｐｗなるサイリスタを示している。
を拡散形成すれば、第１図に示す構造の新規なりｔｉ体
分離型ＩＣチップが得られる。この図では、例としてシ
リコン単結晶領域７に、主表面側からｎｚ ｐｍ
ｎｍ−ｐｗなるサイリスタを示している。
本発明によればシリコン単結晶が得られ、放熱効果は従
来の３倍程度に向上する。また、基体チップの他方主表
面全面がシリコン面であるため臘材は全面に行きわたり
、ステムへの完全接着固定が可能となる。
来の３倍程度に向上する。また、基体チップの他方主表
面全面がシリコン面であるため臘材は全面に行きわたり
、ステムへの完全接着固定が可能となる。
第１図（ａ）は本発明による誘電体分離基体の断面図、
第１図中）は本発明による誘電体分離基体の平面図、第
２図、第３図は従来の誘電体分離基体の断面図、第４図
は本発明による誘電体分離基体の製造工程を示す断面図
である。 １・・・シリコン単結晶ウェハ、２・・・分離溝、３及
び１０・・・二酸化シリコン膜、４・・・シリコン多結
晶層、５・・・シリコン単結晶島、７・・・単結晶領域
、８・・・単結晶島領域、１４・・・ステム、１５・・
・窒化シリコン膜。
第１図中）は本発明による誘電体分離基体の平面図、第
２図、第３図は従来の誘電体分離基体の断面図、第４図
は本発明による誘電体分離基体の製造工程を示す断面図
である。 １・・・シリコン単結晶ウェハ、２・・・分離溝、３及
び１０・・・二酸化シリコン膜、４・・・シリコン多結
晶層、５・・・シリコン単結晶島、７・・・単結晶領域
、８・・・単結晶島領域、１４・・・ステム、１５・・
・窒化シリコン膜。
Claims (3)
- １．単結晶島領域とこれをとりまく誘電体絶縁膜および
前記単結晶島を支持する支持体とからなる誘電体分離基
体において、 前記支持体がシリコン単結晶であることを特徴とする誘
電体分離基体。 - ２．前記誘電体分離基体の主表面側に主表面が露出する
複数個の前記単結晶島及び前記主表面から他方主表面ま
で同一の単結晶で延在した単結晶領域をもつことを特徴
とする特許請求の範囲第１項記載の誘電体分離基体。 - ３．特許請求の範囲第２項において、 前記主表面側に構成される前記単結晶島にはラテラル構
造及びプレーナ構造で形成可能な小電力用制御素子を、
また、前記単結晶領域には縦型構造の高耐圧・大電流素
子を設けることを特徴とする誘電体分離基体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59238402A JPH077797B2 (ja) | 1984-11-14 | 1984-11-14 | 誘電体分離基体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59238402A JPH077797B2 (ja) | 1984-11-14 | 1984-11-14 | 誘電体分離基体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61117848A true JPS61117848A (ja) | 1986-06-05 |
| JPH077797B2 JPH077797B2 (ja) | 1995-01-30 |
Family
ID=17029665
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59238402A Expired - Lifetime JPH077797B2 (ja) | 1984-11-14 | 1984-11-14 | 誘電体分離基体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH077797B2 (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5245275A (en) * | 1975-10-08 | 1977-04-09 | Hitachi Ltd | Mis type semiconductor device |
| JPS5621341A (en) * | 1979-07-28 | 1981-02-27 | Oki Electric Ind Co Ltd | Manufacture of dielectric insulating separation substrate |
| JPS5969944A (ja) * | 1982-10-14 | 1984-04-20 | Sanken Electric Co Ltd | 底面絶縁体分離集積回路の製造方法 |
-
1984
- 1984-11-14 JP JP59238402A patent/JPH077797B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5245275A (en) * | 1975-10-08 | 1977-04-09 | Hitachi Ltd | Mis type semiconductor device |
| JPS5621341A (en) * | 1979-07-28 | 1981-02-27 | Oki Electric Ind Co Ltd | Manufacture of dielectric insulating separation substrate |
| JPS5969944A (ja) * | 1982-10-14 | 1984-04-20 | Sanken Electric Co Ltd | 底面絶縁体分離集積回路の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH077797B2 (ja) | 1995-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8609502B1 (en) | Method of manufacturing semiconductor device including insulated gate bipolar transistor and diode | |
| US3954523A (en) | Process for fabricating devices having dielectric isolation utilizing anodic treatment and selective oxidation | |
| JPH0671043B2 (ja) | シリコン結晶体構造の製造方法 | |
| WO1996016443A1 (en) | Semiconductor device with a carrier body on which a substrate with a semiconductor element is fastened by means of a glue layer and on which a pattern of conductor tracks is fastened | |
| US6335267B1 (en) | Semiconductor substrate and method of fabricating semiconductor device | |
| US4851366A (en) | Method for providing dielectrically isolated circuit | |
| JP3014012B2 (ja) | 半導体装置の製造方法 | |
| JPS5951743B2 (ja) | 半導体集積装置 | |
| USRE31652E (en) | Method of producing a semiconductor device | |
| US5933750A (en) | Method of fabricating a semiconductor device with a thinned substrate | |
| JP2763107B2 (ja) | 誘電体分離半導体基板およびその製造方法 | |
| JPS62298151A (ja) | 半導体集積回路装置の製造方法 | |
| JP3243071B2 (ja) | 誘電体分離型半導体装置 | |
| JPH06302791A (ja) | 半導体基板及びその製造方法 | |
| JPS5984435A (ja) | 半導体集積回路及びその製造方法 | |
| JPH01112746A (ja) | 半導体装置 | |
| JPH077797B2 (ja) | 誘電体分離基体 | |
| JPS58155739A (ja) | 半導体装置 | |
| JPH03105944A (ja) | 誘電体分離基板の製造方法 | |
| JPH04356961A (ja) | 半導体基板及びその製造方法 | |
| JPS60951B2 (ja) | 半導体装置 | |
| JPH06188307A (ja) | 半導体装置 | |
| JPS61251083A (ja) | 半導体装置 | |
| JPS6124245A (ja) | 半導体装置 | |
| JPS6292452A (ja) | 半導体装置の製造方法 |