JPH0778816A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0778816A JPH0778816A JP16124293A JP16124293A JPH0778816A JP H0778816 A JPH0778816 A JP H0778816A JP 16124293 A JP16124293 A JP 16124293A JP 16124293 A JP16124293 A JP 16124293A JP H0778816 A JPH0778816 A JP H0778816A
- Authority
- JP
- Japan
- Prior art keywords
- film
- substrate
- sog film
- semiconductor device
- sog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】簡便かつ短時間の工程で、膜質が均一で平坦な
ＳＯＧ膜を含む層間絶縁膜を有する半導体装置を得るこ
とができる方法の提供。 【構成】ＳＯＧ膜を含む層間絶縁膜を有する半導体装置
の製造方法であって、基板上にＳＯＧ膜を形成してプリ
ベークする工程と、減圧された反応容器において、該基
板を加熱して熱処理するとともに、反応容器内にエッチ
ングガスを供給し、該エッチングガスに高周波を印加し
て発生するプラズマによってＳＯＧ膜のエッチバック処
理を同時に行なう工程を含む半導体装置の製造方法。
ＳＯＧ膜を含む層間絶縁膜を有する半導体装置を得るこ
とができる方法の提供。 【構成】ＳＯＧ膜を含む層間絶縁膜を有する半導体装置
の製造方法であって、基板上にＳＯＧ膜を形成してプリ
ベークする工程と、減圧された反応容器において、該基
板を加熱して熱処理するとともに、反応容器内にエッチ
ングガスを供給し、該エッチングガスに高周波を印加し
て発生するプラズマによってＳＯＧ膜のエッチバック処
理を同時に行なう工程を含む半導体装置の製造方法。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特に簡便かつ短時間の工程で、膜質が均一で平
坦なＳＯＧ膜を含む層間絶縁膜を有する半導体装置を得
ることができる方法に関する。
に関し、特に簡便かつ短時間の工程で、膜質が均一で平
坦なＳＯＧ膜を含む層間絶縁膜を有する半導体装置を得
ることができる方法に関する。
【０００２】
【従来の技術】一般に、半導体装置における配線の信頼
性を確保するために、配線間の層間絶縁膜を平坦化する
技術が必要となる。特に、近年の配線の多層化、複雑化
の進行に伴って、配線の信頼性を確保するために、層間
絶縁膜の平坦化技術は、重要な技術となっている。この
層間絶縁膜の平坦化技術として、シラノール系化合物を
有機溶剤に溶解してなる塗布液を、スピン塗布法によっ
て、配線層、ＳｉＯ2 層間絶縁膜等が形設された基板上
に塗布した後、プリベークにより有機溶剤を蒸発させ、
Ｎ2 、空気等の雰囲気中、４００〜４５０℃の温度で熱
処理しシラノール系化合物をガラス化してＳＯＧ膜を形
成する方法がある。このＳＯＧ膜は、液状の塗布液をス
ピン塗布して形成するため、凸部に薄く、凹部に厚く形
成されるという特性を有するため、層間絶縁膜の平坦化
には適している。しかしながら、ＳＯＧ膜は吸湿しやす
く、熱処理時の脱ガス量も多い問題がある。そのため、
ＳＯＧ膜を層間絶縁膜の一部として用いる場合、ビアホ
ール等の側壁が露出しないようにエッチバックを行な
い、配線上の余剰ＳＯＧを除去するという方法が採用さ
れている。
性を確保するために、配線間の層間絶縁膜を平坦化する
技術が必要となる。特に、近年の配線の多層化、複雑化
の進行に伴って、配線の信頼性を確保するために、層間
絶縁膜の平坦化技術は、重要な技術となっている。この
層間絶縁膜の平坦化技術として、シラノール系化合物を
有機溶剤に溶解してなる塗布液を、スピン塗布法によっ
て、配線層、ＳｉＯ2 層間絶縁膜等が形設された基板上
に塗布した後、プリベークにより有機溶剤を蒸発させ、
Ｎ2 、空気等の雰囲気中、４００〜４５０℃の温度で熱
処理しシラノール系化合物をガラス化してＳＯＧ膜を形
成する方法がある。このＳＯＧ膜は、液状の塗布液をス
ピン塗布して形成するため、凸部に薄く、凹部に厚く形
成されるという特性を有するため、層間絶縁膜の平坦化
には適している。しかしながら、ＳＯＧ膜は吸湿しやす
く、熱処理時の脱ガス量も多い問題がある。そのため、
ＳＯＧ膜を層間絶縁膜の一部として用いる場合、ビアホ
ール等の側壁が露出しないようにエッチバックを行な
い、配線上の余剰ＳＯＧを除去するという方法が採用さ
れている。
【０００３】
【発明が解決しようとする課題】しかし、従来のＳＯＧ
膜の形成方法では、４００〜４５０℃での熱処理が２〜
３時間もの長時間を要し、さらに、その後、ＳＯＧ膜の
エッチバック処理を行なうため、平坦な層間絶縁膜を形
成するためには非常に多くの時間を必要とする。
膜の形成方法では、４００〜４５０℃での熱処理が２〜
３時間もの長時間を要し、さらに、その後、ＳＯＧ膜の
エッチバック処理を行なうため、平坦な層間絶縁膜を形
成するためには非常に多くの時間を必要とする。
【０００４】また、従来のＮ2 、空気等の雰囲気中で行
なう熱処理においては、段差部などに溜まったＳＯＧ膜
の膜質に不均一な部分が生じ、脱ガス等によって、得ら
れる半導体装置の信頼性が低下する原因となるという問
題があった。
なう熱処理においては、段差部などに溜まったＳＯＧ膜
の膜質に不均一な部分が生じ、脱ガス等によって、得ら
れる半導体装置の信頼性が低下する原因となるという問
題があった。
【０００５】そこで本発明の目的は、簡便かつ短時間の
工程で、膜質が均一で平坦なＳＯＧ膜を含む層間絶縁膜
を有する半導体装置を得ることができる方法を提供する
ことにある。
工程で、膜質が均一で平坦なＳＯＧ膜を含む層間絶縁膜
を有する半導体装置を得ることができる方法を提供する
ことにある。
【０００６】
【課題を解決するための手段】前記課題を解決するため
に、本発明は、ＳＯＧ膜を含む層間絶縁膜を有する半導
体装置の製造方法であって、基板上にＳＯＧ膜を形成し
てプリベークする工程と、減圧された反応容器におい
て、該基板を加熱して熱処理するとともに、反応容器内
にエッチングガスを供給し、該エッチングガスに高周波
を印加して発生するプラズマによってＳＯＧ膜のエッチ
バック処理を同時に行なう工程を含む半導体装置の製造
方法を提供するものである。
に、本発明は、ＳＯＧ膜を含む層間絶縁膜を有する半導
体装置の製造方法であって、基板上にＳＯＧ膜を形成し
てプリベークする工程と、減圧された反応容器におい
て、該基板を加熱して熱処理するとともに、反応容器内
にエッチングガスを供給し、該エッチングガスに高周波
を印加して発生するプラズマによってＳＯＧ膜のエッチ
バック処理を同時に行なう工程を含む半導体装置の製造
方法を提供するものである。
【０００７】以下、本発明の半導体装置の製造方法（以
下、「本発明の方法」という）について、半導体装置の
基板上に形成された配線層の上に平坦な層間絶縁層を形
成する工程を例にとり、この工程を示す図１にしたがっ
て、詳細に説明する。
下、「本発明の方法」という）について、半導体装置の
基板上に形成された配線層の上に平坦な層間絶縁層を形
成する工程を例にとり、この工程を示す図１にしたがっ
て、詳細に説明する。
【０００８】この図１に示す工程において、まず、図１
（ａ）に示すように、配線層１ａ，１ｂと、該配線層１
ａ，１ｂおよび段差部２ａ，２ｂ，２ｃの全面を被覆す
るＰ−ＳｉＯ2 層間絶縁層３とを有する基板４に、スピ
ンコート法により、ＳＯＧ塗布液を塗布してＳＯＧ塗膜
５を形成する。
（ａ）に示すように、配線層１ａ，１ｂと、該配線層１
ａ，１ｂおよび段差部２ａ，２ｂ，２ｃの全面を被覆す
るＰ−ＳｉＯ2 層間絶縁層３とを有する基板４に、スピ
ンコート法により、ＳＯＧ塗布液を塗布してＳＯＧ塗膜
５を形成する。
【０００９】スピンコート法によるＳＯＧ塗布液の塗布
は、特に制限されず、常法にしたがって、行なうことが
できる。ＳＯＧ塗布液の調製は、特に制限されず、常法
に従って、行うことができる。用いられるシラノール系
化合物としては、例えば、モノメチルシラノール、ジメ
チルシラノール等が挙げられ、また、用いられる有機溶
剤としては、例えば、アルコール類、エステル類、ケト
ン類等が挙げられるが、本発明はこれに制限されない。
は、特に制限されず、常法にしたがって、行なうことが
できる。ＳＯＧ塗布液の調製は、特に制限されず、常法
に従って、行うことができる。用いられるシラノール系
化合物としては、例えば、モノメチルシラノール、ジメ
チルシラノール等が挙げられ、また、用いられる有機溶
剤としては、例えば、アルコール類、エステル類、ケト
ン類等が挙げられるが、本発明はこれに制限されない。
【００１０】また、ＳＯＧ塗膜の膜厚は、ＳＯＧ塗布液
の種類、下地段差等に応じて適宜調整される。通常、無
機ＳＯＧを用いる場合、０．１〜０．３μｍ程度であ
り、有機ＳＯＧを用いる場合には、０．３〜０．６μｍ
程度であるのが好ましい。
の種類、下地段差等に応じて適宜調整される。通常、無
機ＳＯＧを用いる場合、０．１〜０．３μｍ程度であ
り、有機ＳＯＧを用いる場合には、０．３〜０．６μｍ
程度であるのが好ましい。
【００１１】次に、プリベークを行い、ＳＯＧ塗膜中の
有機溶剤をある程度蒸発させる。このプリベークは、例
えば、ホットプレート等を用いて、１００〜２５０℃程
度の温度で基板を加熱することによって行なうことがで
きる。
有機溶剤をある程度蒸発させる。このプリベークは、例
えば、ホットプレート等を用いて、１００〜２５０℃程
度の温度で基板を加熱することによって行なうことがで
きる。
【００１２】次いで、減圧された反応容器において、基
板を加熱して熱処理するとともに、エッチングガスを供
給し、該エッチングガスに高周波を印加して発生するプ
ラズマによってＳＯＧ膜のエッチバック処理を行い、図
１（ｂ）に示すとおり、段差部２ａ，２ｂ，２ｃの上部
の凹部６ａ，６ｂ，６ｃ内がＳＯＧ膜７で充填されるよ
うに、ＳＯＧ膜７を残して、余剰のＳＯＧ膜が除去さ
れ、Ｐ−ＳｉＯ2 層間絶縁層３とＳＯＧ膜７とで、平坦
化された層間絶縁膜８が形成される。配線層１ａおよび
１ｂの上部のＰ−ＳｉＯ2 層間絶縁層３ａおよび３ｂの
上面９ａ，９ｂは、図１（ｂ）に示すとおりに露出され
ていてもよいし、ＳＯＧ膜に被覆されていてもよい。
板を加熱して熱処理するとともに、エッチングガスを供
給し、該エッチングガスに高周波を印加して発生するプ
ラズマによってＳＯＧ膜のエッチバック処理を行い、図
１（ｂ）に示すとおり、段差部２ａ，２ｂ，２ｃの上部
の凹部６ａ，６ｂ，６ｃ内がＳＯＧ膜７で充填されるよ
うに、ＳＯＧ膜７を残して、余剰のＳＯＧ膜が除去さ
れ、Ｐ−ＳｉＯ2 層間絶縁層３とＳＯＧ膜７とで、平坦
化された層間絶縁膜８が形成される。配線層１ａおよび
１ｂの上部のＰ−ＳｉＯ2 層間絶縁層３ａおよび３ｂの
上面９ａ，９ｂは、図１（ｂ）に示すとおりに露出され
ていてもよいし、ＳＯＧ膜に被覆されていてもよい。
【００１３】以上、本発明の方法の一実施態様である図
１（ａ）および（ｂ）に示す工程に基づいて、本発明の
方法を説明したが、本発明の方法は、この図１（ａ）お
よび（ｂ）に示す工程に限定されず、層間絶縁膜を有す
る各種の半導体装置の製造に適用できることは勿論であ
る。例えば、メモリまたはロジック素子を有する多層メ
タル配線のバイポーラ半導体装置、ＭＯＳ半導体装置等
に適用できる。
１（ａ）および（ｂ）に示す工程に基づいて、本発明の
方法を説明したが、本発明の方法は、この図１（ａ）お
よび（ｂ）に示す工程に限定されず、層間絶縁膜を有す
る各種の半導体装置の製造に適用できることは勿論であ
る。例えば、メモリまたはロジック素子を有する多層メ
タル配線のバイポーラ半導体装置、ＭＯＳ半導体装置等
に適用できる。
【００１４】本発明の方法において、基板の熱処理およ
びエッチバック処理を行なう反応容器は、特に制限され
ず、熱処理およびエッチバック処理を同時に行なうこと
ができる装置であれば、いずれの装置を用いてもよい。
この反応容器の具体例として、図２および図３に概略断
面図を示す装置が挙げられる。
びエッチバック処理を行なう反応容器は、特に制限され
ず、熱処理およびエッチバック処理を同時に行なうこと
ができる装置であれば、いずれの装置を用いてもよい。
この反応容器の具体例として、図２および図３に概略断
面図を示す装置が挙げられる。
【００１５】図２に示す装置は、いわゆるバッチ式プラ
ズマエッチング装置であり、反応容器の外側を構成する
アウターチューブ１１と、該アウターチューブ１１の内
側に配設されたインナーチューブ１２と、多数の基板１
３を水平に保持し、回転台座１４により回転可能に支持
された基板支持ポート１５と、ガス供給口１６から導入
されるエッチングガスを基板１３に供給するインジェク
ター１７とを有するものである。また、アウターチュー
ブ１１の外側には、高周波電源１８に接続された、少な
くとも一対の高周波発生用電極１９と、基板を加熱する
ためのヒーター２０が配設され、さらに、排気孔２１に
連結された減圧装置（図示せず）によってアウターチュ
ーブ１１内部を排気して、減圧状態にすることができる
ように構成されている。
ズマエッチング装置であり、反応容器の外側を構成する
アウターチューブ１１と、該アウターチューブ１１の内
側に配設されたインナーチューブ１２と、多数の基板１
３を水平に保持し、回転台座１４により回転可能に支持
された基板支持ポート１５と、ガス供給口１６から導入
されるエッチングガスを基板１３に供給するインジェク
ター１７とを有するものである。また、アウターチュー
ブ１１の外側には、高周波電源１８に接続された、少な
くとも一対の高周波発生用電極１９と、基板を加熱する
ためのヒーター２０が配設され、さらに、排気孔２１に
連結された減圧装置（図示せず）によってアウターチュ
ーブ１１内部を排気して、減圧状態にすることができる
ように構成されている。
【００１６】この図２に示す装置においては、基板１３
を基板支持ポート１５に載置した後、減圧装置によって
アウターチューブ１１内の雰囲気を排気して減圧し、回
転台座１４によって矢印Ａの方向に回転されている基板
１３をヒーター２０によって加熱するとともに、インジ
ェクター１７からエッチングガスを供給すると同時に、
高周波電源１８によって高周波発生用電極１９から高周
波を印加して、エッチングガスをプラズマ化して、基板
１３のＳＯＧ膜をエッチバック処理することができる。
を基板支持ポート１５に載置した後、減圧装置によって
アウターチューブ１１内の雰囲気を排気して減圧し、回
転台座１４によって矢印Ａの方向に回転されている基板
１３をヒーター２０によって加熱するとともに、インジ
ェクター１７からエッチングガスを供給すると同時に、
高周波電源１８によって高周波発生用電極１９から高周
波を印加して、エッチングガスをプラズマ化して、基板
１３のＳＯＧ膜をエッチバック処理することができる。
【００１７】また、図３に示す装置は、いわゆる枚葉式
プラズマエッチング装置であり、反応容器の本体３１
と、該本体３１の上部に配設されたガス導入口３２と、
本体３１の下部に配設された排気孔３３とを有し、本体
内部３１には、基板３４が載置される高周波発生用の下
部電極３５と、上部電極３６とが配設され、下部電極３
５と上部電極３６とは、高周波電源３７に接続されてな
るものである。また、下部電極３５の下側には基板３４
を加熱するためのヒーター３８が配設され、上部電極３
６には、ガス導入口３２から導入されるエッチングガス
を基板１３上に供給するためのガス供給孔３９が穿設さ
れている。
プラズマエッチング装置であり、反応容器の本体３１
と、該本体３１の上部に配設されたガス導入口３２と、
本体３１の下部に配設された排気孔３３とを有し、本体
内部３１には、基板３４が載置される高周波発生用の下
部電極３５と、上部電極３６とが配設され、下部電極３
５と上部電極３６とは、高周波電源３７に接続されてな
るものである。また、下部電極３５の下側には基板３４
を加熱するためのヒーター３８が配設され、上部電極３
６には、ガス導入口３２から導入されるエッチングガス
を基板１３上に供給するためのガス供給孔３９が穿設さ
れている。
【００１８】この図３に示す装置においては、基板３４
を下部電極３５の上に載置した後、排気孔３３に連結さ
れた減圧装置（図示せず）によって反応容器の本体３１
内を排気して減圧し、ヒーター３８によって基板３４を
加熱するとともに、ガス導入口３２から導入されたエッ
チングガスを、ガス供給孔３９を通じて基板３４上に供
給すると同時に、高周波電源３７によって上部電極３６
と下部電極３５から高周波を印加して、エッチングガス
をプラズマ化して基板３４をエッチバック処理すること
ができる。
を下部電極３５の上に載置した後、排気孔３３に連結さ
れた減圧装置（図示せず）によって反応容器の本体３１
内を排気して減圧し、ヒーター３８によって基板３４を
加熱するとともに、ガス導入口３２から導入されたエッ
チングガスを、ガス供給孔３９を通じて基板３４上に供
給すると同時に、高周波電源３７によって上部電極３６
と下部電極３５から高周波を印加して、エッチングガス
をプラズマ化して基板３４をエッチバック処理すること
ができる。
【００１９】本発明の方法において、減圧によって反応
容器内の圧力は、通常、０．１〜０．８Ｔｏｒｒ程度に
調整される。
容器内の圧力は、通常、０．１〜０．８Ｔｏｒｒ程度に
調整される。
【００２０】本発明の方法において、基板の熱処理にお
ける加熱温度は、通常、３００〜４５０℃程度であり、
Ａｌ配線への熱ストレスを少なくするという点で、好ま
しくは３５０〜４００℃程度である。また、このとき、
急激に高温で加熱すると、厚膜化したＳＯＧ膜の場合、
クラックが発生しやすくなり、また、図４に各温度にお
けるＳＯＧ膜のエッチング速度を示すとおり、エッチン
グ速度も急激に変動するため、エッチング量の制御が難
しくなる。また、ＳＯＧ膜の膜質を均一にする上でも、
急激に加熱することは良くない。そこで、昇温は最低で
も２ステップで行なうことが望ましい。まず、第１ステ
ップで２００℃前後の温度で一定に保ち、ＳＯＧ膜の乾
燥と、配線上の余剰ＳＯＧ膜を８割程度除去する。次
に、４００℃程度まで昇温し、下地の酸化膜とエッチン
グ速度が近づいた状態で、残りの余剰ＳＯＧ膜をエッチ
ングするように調整すれと、好ましい。
ける加熱温度は、通常、３００〜４５０℃程度であり、
Ａｌ配線への熱ストレスを少なくするという点で、好ま
しくは３５０〜４００℃程度である。また、このとき、
急激に高温で加熱すると、厚膜化したＳＯＧ膜の場合、
クラックが発生しやすくなり、また、図４に各温度にお
けるＳＯＧ膜のエッチング速度を示すとおり、エッチン
グ速度も急激に変動するため、エッチング量の制御が難
しくなる。また、ＳＯＧ膜の膜質を均一にする上でも、
急激に加熱することは良くない。そこで、昇温は最低で
も２ステップで行なうことが望ましい。まず、第１ステ
ップで２００℃前後の温度で一定に保ち、ＳＯＧ膜の乾
燥と、配線上の余剰ＳＯＧ膜を８割程度除去する。次
に、４００℃程度まで昇温し、下地の酸化膜とエッチン
グ速度が近づいた状態で、残りの余剰ＳＯＧ膜をエッチ
ングするように調整すれと、好ましい。
【００２１】エッチバック処理に用いられるエッチング
ガスは、特に制限されず、この種の処理に用いられる常
用のものでよい。例えば、ＣＦ4 ＋Ｏ2 ガス、ＣＦ4 ＋
ＣＨＦ3 ガス、ＮＦ3 ガス等が挙げられる。特に、ＣＦ
4 ＋Ｏ2 ガス、ＣＦ4 ＋ＣＨＦ3 ガス等のＣＦ4 系のエ
ッチングガスでＳＯＧ膜のエッチバック処理を行なう
と、エッチバック後のＳＯＧ膜表面が疎水性となり、エ
ッチバック後に上層絶縁膜を成膜する場合、密着力に問
題が生じることがある。そこで、ＳＯＧ膜のエッチバッ
ク終了後にエッチングガスをＯ2 のみとしＯ2 プラズマ
によりエッチバック後の表面改質を行なうと有効であ
る。
ガスは、特に制限されず、この種の処理に用いられる常
用のものでよい。例えば、ＣＦ4 ＋Ｏ2 ガス、ＣＦ4 ＋
ＣＨＦ3 ガス、ＮＦ3 ガス等が挙げられる。特に、ＣＦ
4 ＋Ｏ2 ガス、ＣＦ4 ＋ＣＨＦ3 ガス等のＣＦ4 系のエ
ッチングガスでＳＯＧ膜のエッチバック処理を行なう
と、エッチバック後のＳＯＧ膜表面が疎水性となり、エ
ッチバック後に上層絶縁膜を成膜する場合、密着力に問
題が生じることがある。そこで、ＳＯＧ膜のエッチバッ
ク終了後にエッチングガスをＯ2 のみとしＯ2 プラズマ
によりエッチバック後の表面改質を行なうと有効であ
る。
【００２２】本発明の方法によって得られるＳＯＧ膜
は、通常のＮ2 もしくはＡｉｒ雰囲気中で熱処理したも
のと比べよりち密で膜中深くまで均一な膜質となる。
は、通常のＮ2 もしくはＡｉｒ雰囲気中で熱処理したも
のと比べよりち密で膜中深くまで均一な膜質となる。
【００２３】
【発明の効果】本発明の方法によれば、ＳＯＧ膜のエッ
チバックと熱処理とを同時に行なうことにより、ＳＯＧ
膜の膜質が均一となり、段差部などで局所的に膜質の弱
い（エッチバックが速い）部分が少なくなる。また、エ
ッチバックと熱処理とを同時に行なうことにより工程も
大幅に短縮することができる。さらにエッチバック時の
昇温ステップの工夫によりＳＯＧ膜を厚膜化した時のク
ラック発生の軽減可能となり、半導体装置の信頼性向上
につながる利点もある。
チバックと熱処理とを同時に行なうことにより、ＳＯＧ
膜の膜質が均一となり、段差部などで局所的に膜質の弱
い（エッチバックが速い）部分が少なくなる。また、エ
ッチバックと熱処理とを同時に行なうことにより工程も
大幅に短縮することができる。さらにエッチバック時の
昇温ステップの工夫によりＳＯＧ膜を厚膜化した時のク
ラック発生の軽減可能となり、半導体装置の信頼性向上
につながる利点もある。
【図１】 本発明の方法の一実施態様における主要工程
を説明する概略断面図。
を説明する概略断面図。
【図２】 バッチ式プラズマエッチング装置の一例の模
式断面図。
式断面図。
【図３】 枚葉式プラズマエッチング装置の一例の模式
断面図。
断面図。
【図４】 キュア温度とエッチング速度の関係を示す
図。
図。
１ａ，１ｂ 配線層 ２ａ，２ｂ，２ｃ 段差部 ３ Ｐ−ＳｉＯ2 層間絶縁層 ４ 基板 ５ ＳＯＧ塗膜 ６ａ，６ｂ，６ｃ 凹部 ７ ＳＯＧ膜 ８ 層間絶縁膜 ９ａ，９ｂ Ｐ−ＳＩＯ2 層間絶縁層の上面 １１ アウターチューブ １２ インナーチューブ １３ 基板 １４ 回転台座 １５ 基板支持ポート １６ ガス供給口 １７ インジェクター １８ 高周波電源 １９ 高周波発生用電極 ２０ ヒーター ２１ 排気孔 ３１ 反応容器の本体 ３２ ガス導入口 ３３ 排気孔 ３４ 基板 ３５ 下部電極 ３６ 上部電極 ３７ 高周波電源 ３８ ヒーター ３９ ガス供給孔
Claims (1)
- 【請求項１】ＳＯＧ膜を含む層間絶縁膜を有する半導体
装置の製造方法であって、基板上にＳＯＧ膜を形成して
プリベークする工程と、減圧された反応容器において、
該基板を加熱して熱処理するとともに、反応容器内にエ
ッチングガスを供給し、該エッチングガスに高周波を印
加して発生するプラズマによってＳＯＧ膜のエッチバッ
ク処理を同時に行なう工程を含む半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16124293A JPH0778816A (ja) | 1993-06-30 | 1993-06-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16124293A JPH0778816A (ja) | 1993-06-30 | 1993-06-30 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0778816A true JPH0778816A (ja) | 1995-03-20 |
Family
ID=15731356
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16124293A Pending JPH0778816A (ja) | 1993-06-30 | 1993-06-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0778816A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08330301A (ja) * | 1995-05-22 | 1996-12-13 | Hyundai Electron Ind Co Ltd | 半導体素子のｓｏｇ膜の形成方法 |
| CN115159449A (zh) * | 2022-07-25 | 2022-10-11 | 上海华虹宏力半导体制造有限公司 | 改善刻蚀缺陷的方法 |
-
1993
- 1993-06-30 JP JP16124293A patent/JPH0778816A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08330301A (ja) * | 1995-05-22 | 1996-12-13 | Hyundai Electron Ind Co Ltd | 半導体素子のｓｏｇ膜の形成方法 |
| CN115159449A (zh) * | 2022-07-25 | 2022-10-11 | 上海华虹宏力半导体制造有限公司 | 改善刻蚀缺陷的方法 |
| CN115159449B (zh) * | 2022-07-25 | 2024-11-12 | 上海华虹宏力半导体制造有限公司 | 改善刻蚀缺陷的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08181276A (ja) | 半導体装置の製造方法 | |
| JPH08222559A (ja) | 半導体装置の製造方法 | |
| JP3264196B2 (ja) | 絶縁膜平坦化法 | |
| JPH09186155A (ja) | 半導体素子の製造方法 | |
| JPH0845882A (ja) | 半導体装置の製造方法 | |
| JPH0778816A (ja) | 半導体装置の製造方法 | |
| JPH11251312A (ja) | 半導体装置の製造方法 | |
| JPS6165459A (ja) | 半導体装置の製造方法 | |
| JPH07245382A (ja) | 複合素子および貼り合わせ基板の製造方法 | |
| JPH09205086A (ja) | 半導体装置の製造方法および製造装置 | |
| JP3402937B2 (ja) | 半導体装置の製造方法 | |
| JPH0226053A (ja) | 半導体装置の製造方法 | |
| JPH0430524A (ja) | 半導体装置の製造方法 | |
| JPH10214892A (ja) | 半導体装置の製造方法 | |
| KR100693785B1 (ko) | 반도체 메모리 소자의 층간절연막 형성 방법 | |
| JP3096177B2 (ja) | 半導体装置の製造方法 | |
| JP4245446B2 (ja) | 半導体素子の製造方法 | |
| KR100652294B1 (ko) | 반도체 소자의 층간 절연막 형성 방법 | |
| JPS6321850A (ja) | 半導体装置の製造方法 | |
| KR100376256B1 (ko) | 반도체 소자의 에스. 오. 지막 형성 방법 | |
| JP2557916B2 (ja) | 半導体装置の製造方法 | |
| JPH0497547A (ja) | 平坦化方法 | |
| JPH03155630A (ja) | 半導体装置の製造方法 | |
| JPH08330306A (ja) | 半導体装置の製造方法 | |
| JPH05234866A (ja) | 半導体製造装置及び半導体製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20021015 |