JPH077916B2 - Digital-analog conversion circuit - Google Patents
Digital-analog conversion circuitInfo
- Publication number
- JPH077916B2 JPH077916B2 JP62155426A JP15542687A JPH077916B2 JP H077916 B2 JPH077916 B2 JP H077916B2 JP 62155426 A JP62155426 A JP 62155426A JP 15542687 A JP15542687 A JP 15542687A JP H077916 B2 JPH077916 B2 JP H077916B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- digital
- duty ratio
- analog
- generating means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、矩形波信号のデユーテイ比をデイジタル量
に対応させて操作し、その信号の平均値の形でディジタ
ル−アナログ変換を行うD/A変換回路に関する。DETAILED DESCRIPTION OF THE INVENTION [Industrial field of application] The present invention operates a duty ratio of a rectangular wave signal in correspondence with a digital amount, and performs D / A conversion in the form of an average value of the signal. A conversion circuit.
デイジタル量をアナログ信号に変換する方式として、従
来から種々の方式が採用されてきた。このうち、可動コ
イル型のアナログ・メータのように、平均値指示であま
り応答速度が要求されない用途に対しては、回路構成が
比較的単純で、安価なことから第3図に示されるよう
な、いわゆるチヨツパ方式が採用されている。なお、同
図において、11はタイマカウンタ、12はスイツチング素
子、13はフイルタである。このチヨツパ方式では、第4
図のタイミングチヤートで示されるように、あらかじめ
決められた振幅Vaで、変換すべきデイジタル値に対応し
たデユーテイ比の矩形波信号Vinをフイルタ13で平滑
し、所望のアナログ信号Voutを平均値の形で得る。すな
わち、矩形波の周期Tに対して電位Vaをとる期間のデユ
ーテイ比をαとすると、そのときの出力電圧の平均値Vo
utは、 となり、式(1)は、出力電圧の平均値Voutが矩形波の
デユーテイ比αに比例することを表している。デイジタ
ル回路においてデユーテイ比、すなわち時間を管理する
ことは水晶発振器の出力周波数等、周波数の安定したク
ロツクを計数することにより容易に実現できるから、ア
ナログ量に変換するデイジタル量に応じてデイジタル回
路で上記のデユーテイ比αを操作することにより、D/A
変換回路を構成することができる。Various methods have heretofore been adopted as a method of converting a digital amount into an analog signal. Among them, for applications such as a moving coil type analog meter that does not require a high response speed for indicating an average value, the circuit configuration is relatively simple and inexpensive, as shown in FIG. , The so-called chiyotsupa method is adopted. In the figure, 11 is a timer counter, 12 is a switching element, and 13 is a filter. In this check-up method, the fourth
As shown by the timing chart in the figure, a rectangular wave signal Vin having a predetermined amplitude Va and a duty ratio corresponding to a digital value to be converted is smoothed by a filter 13, and a desired analog signal Vout is shaped as an average value. Get at. That is, if the duty ratio during the period of taking the potential Va with respect to the period T of the rectangular wave is α, the average value Vo of the output voltage at that time is Vo.
ut is Therefore, the equation (1) represents that the average value Vout of the output voltage is proportional to the duty ratio α of the rectangular wave. Managing the duty ratio, that is, time, in the digital circuit can be easily realized by counting clocks whose frequency is stable, such as the output frequency of the crystal oscillator, so that the digital circuit can be used in accordance with the digital amount converted to an analog amount. By operating the duty ratio α of
A conversion circuit can be configured.
しかしながら、この方式では以下に記すような問題点が
ある。However, this method has the following problems.
すなわち、第3図の回路において、実際に矩形波を発生
させるスイツチング素子として、トランジスタを使用し
た場合を考えると、第5図(a)に示すようにトランジ
スタがオフの間、入力電圧Vinが負荷抵抗Rを介して後
段に供給されるのに対して、トランジスタがオンし第4
図で矩形波の出力が無信号であるべき(1−α)・Tの
期間においても、トランジスタの出力飽和電圧(この場
合はコレクタ−エミツタ間電圧)が残つてしまう。ま
た、スイツチング素子としてアナログスイツチを使用す
る場合も第5図(b)の等価回路で示すように、オン抵
抗が存在するためにスイツチオン時に出力電圧が零とな
らず、負荷抵抗Rとオン抵抗rで分圧された電圧が出力
される。この結果、現実の第3図のD/A変換回路は式
(1)を満足しなくなる。That is, considering the case where a transistor is actually used as a switching element for actually generating a rectangular wave in the circuit of FIG. 3, as shown in FIG. 5 (a), the input voltage Vin is applied while the transistor is off. While it is supplied to the latter stage through the resistor R, the transistor turns on and the fourth
In the figure, the output saturation voltage of the transistor (collector-emitter voltage in this case) remains even during the period of (1-α) · T where the rectangular wave output should be a non-signal. Also, when an analog switch is used as the switching element, as shown in the equivalent circuit of FIG. 5 (b), the output voltage does not become zero when the switch is turned on because the on resistance exists, and the load resistance R and the on resistance r The voltage divided by is output. As a result, the actual D / A conversion circuit in FIG. 3 does not satisfy the equation (1).
すなわち、第6図に示すように出力残留電圧をVs、実質
的な出力振幅をあらためてVa′とおけば、出力電圧の平
均値Voutは、 となり、みかけ上平均電圧α・Va′にオフセツト電圧Vs
が加わつたような形になる。従つて、デユーテイ比αを
0にしても出力平均電圧は0にならないことになる。こ
のため、従来は出力側に積極的にオフセツト電圧を加え
てオフセツト電圧Vsを打ち消すように調節する必要があ
つた。That is, as shown in FIG. 6, if the output residual voltage is Vs and the actual output amplitude is again Va ', the average value Vout of the output voltage is And the apparent average voltage α · Va ′ becomes offset voltage Vs
It becomes a shape with the addition of. Therefore, even if the duty ratio α is set to 0, the output average voltage does not become 0. For this reason, conventionally, it has been necessary to positively apply the offset voltage to the output side so as to cancel the offset voltage Vs.
また、従来方式において、矩形波出力の振幅Vaは定数で
あり、デユーテイ比αも0または正の数であるから式
(2)からも明らかなように、その結果得られる出力電
圧の平均値Voutの範囲は、 Vs≦Vout≦Vs+Va′:Va′>0のとき ……(3) または Vs+Va′≦Vout≦Vs:Va′<0のとき ……(4) となり、このままでは正負の値を取り得るデイジタル値
をアナログ量に変換することはできない。Further, in the conventional method, the amplitude Va of the rectangular wave output is a constant, and the duty ratio α is also 0 or a positive number. Therefore, as is apparent from the equation (2), the average value Vout of the resulting output voltages is obtained. The range of is such that when Vs ≤ Vout ≤ Vs + Va ': Va'> 0 (3) or when Vs + Va '≤ Vout ≤ Vs: Va'<0 (4), positive and negative values are taken as they are. It is not possible to convert the obtained digital value into an analog quantity.
そこで、このような要求に対して、従来は出力信号に負
または正のオフセツト電圧を加えるとともに、デイジタ
ル量に相当するデユーテイ比αに一定のオフセツト量を
加えることによつて両極性のデイジタル量に対するD/A
変換を実現していた。すなわち、オフセツト電圧,デイ
ジタルオフセツト量をそれぞれVoffset,αoffsetとし
て、式(2)を書き直すと、出力電圧の平均値Voutは、 Vout=Vs+(α+αoffset)・Va′−Voffset =α・Va′+Vs+αoffset・Va′−Voffset ……
(5) となる。従つて、Vs+αoffset・Va′−Voffset=0か
つα+αoffset≧0となるようにαoffset,Voffsetを選
べば、Voutは両極性のデイジタル量αに比例して正負の
値をとることができる。一般に、オフセツトデイジタル
量αoffsetは定数とし、可変抵抗等を用いて式(5)を
満足するようにオフセツト電圧Voffsetを調節しなけれ
ばならない。Therefore, in response to such a demand, conventionally, a negative or positive offset voltage is applied to the output signal, and a constant offset amount is added to the duty ratio α corresponding to the digital amount. D / A
The conversion was realized. That is, when the offset voltage and the amount of digital offset are set as Voffset and αoffset, respectively, and the equation (2) is rewritten, the average value Vout of the output voltage is Vout = Vs + (α + αoffset) · Va′−Voffset = α · Va ′ + Vs + αoffset · Va′−Voffset ……
(5) Therefore, if αoffset and Voffset are selected so that Vs + αoffset · Va′−Voffset = 0 and α + αoffset ≧ 0, Vout can take positive and negative values in proportion to the bipolar digital amount α. Generally, the offset digital amount αoffset is a constant, and the offset voltage Voffset must be adjusted using a variable resistor or the like so as to satisfy the equation (5).
以上のことから、この種のD/A変換回路においてはオフ
セツト調整が不可欠であり、しかも適用対象が単極性の
D/A変換におけるオフセツト誤差の補償か、或いは両極
性のD/A変換における零電位の調節かによつて、オフセ
ツトの仕様が異なつてくるという問題点を有していた。
また、この問題が個々のD/A変換回路毎に派生する問題
であることから、複数のD/A変換回路を設ける場合に
は、各回路毎に上記のオフセツト調整要素を設けるとと
もにその調整を行わなければならないという問題点を有
していた。From the above, offset adjustment is indispensable in this type of D / A conversion circuit, and the application target is unipolar.
There is a problem in that the offset specification varies depending on whether the offset error is compensated in the D / A conversion or the zero potential is adjusted in the bipolar D / A conversion.
Since this problem is a problem derived from each D / A conversion circuit, when a plurality of D / A conversion circuits are provided, the offset adjustment element described above is provided for each circuit and the adjustment is performed. It had a problem that it had to be done.
したがつて、この発明は回路にオフセツト調整要素を設
けることなくオフセツト誤差をなくすとともに、両極性
のデイジタル量をそれと等価なアナログ量に変換し得る
D/A変換回路を提供することを目的とする。Therefore, the present invention eliminates the offset error without providing an offset adjustment element in the circuit and can convert the bipolar digital amount into an equivalent analog amount.
It is intended to provide a D / A conversion circuit.
上記目的達成のため、本発明では、矩形波信号のデュー
ティ比をディジタル量に対応させて操作し、その信号の
平均値の形でアナログ量を得てディジタル/アナログ変
換を行うディジタル−アナログ変換回路において、 所定の周期,振幅Va′,デューティ比α1をもつ第1の
矩形波信号を出力する第1の信号発生手段と、前記第1
の矩形波信号のそれと同じ周期,振幅Va′をもつ第2の
矩形波信号を出力し、そのデューティ比α0を可変させ
ることのできる第2の信号発生手段と、前記第1,第2の
各信号発生手段からの各出力信号の平均値の差を演算す
る信号減算手段と、前記第2の信号発生手段の出力信号
のデューティ比α0を演算し、演算された該デューティ
比をディジタル/アナログ変換すべきディジタル量に対
応するものとして前記第2の信号発生手段において設定
する演算制御手段と、を備え、 前記第1の信号発生手段の出力信号の平均値E1と前記第
2の信号発生手段の出力信号の平均値E0との間に、 E1−E0=(α1−α0)・Va′ なる関係が成立するとき、前記演算制御手段は、前記信
号減算手段により演算された前記差の値が、ディジタル
/アナログ変換した結果得られる所望のアナログ量とな
るように、前記第2の信号発生手段の出力信号のデュー
ティ比α0を演算し、演算された該デューティ比をディ
ジタル/アナログ変換すべきディジタル量に対応するも
のとして前記第2の信号発生手段において設定すること
とした。In order to achieve the above object, the present invention operates a duty ratio of a rectangular wave signal in correspondence with a digital amount, obtains an analog amount in the form of an average value of the signal, and performs a digital / analog conversion circuit. A first signal generating means for outputting a first rectangular wave signal having a predetermined cycle, an amplitude Va ′, and a duty ratio α 1 ;
Second rectangular wave signal having the same period and amplitude Va ′ as that of the rectangular wave signal of No. 2, and the duty ratio α 0 of the second rectangular wave signal can be varied; The signal subtracting means for calculating the difference between the average values of the output signals from the respective signal generating means and the duty ratio α 0 of the output signal of the second signal generating means are calculated, and the calculated duty ratio is digitally calculated. Arithmetic control means set in the second signal generating means as corresponding to the digital amount to be analog-converted, and the average value E 1 of the output signals of the first signal generating means and the second signal. When the relationship of E 1 −E 0 = (α 1 −α 0 ) · Va ′ holds between the average value E 0 of the output signal of the generating means, the arithmetic control means calculates by the signal subtracting means. The resulting difference value is digital / analog converted. The duty ratio α 0 of the output signal of the second signal generating means is calculated so as to obtain a desired analog quantity obtained as a result of the conversion, and the calculated duty ratio corresponds to the digital quantity to be digital-to-analog converted. The setting is made in the second signal generating means.
第(2)式で示される回路でデユーテイ比α0に対する
平均出力電圧E0と、同一の回路でデユーテイ比α1に対
する平均出力電圧E1との差E1−E0を演算増幅器を用いて
構成した減算回路の平均出力電圧は、 E1−E0=(Vs+α1,Va′) −(Vs+α0・Va′) =(α1−α0)・Va′ ……(6) となり、出力残留電圧Vsに依存しないものとなる。しか
も、デユーテイ比α0,α1を適当に選んでやればα1−
α0は正負の値をとりえるから、式(5)で示したよう
なオフセツト電圧Voffsetを設けることなしに、オフセ
ツト誤差を含まない正負の出力電圧を得ることができ
る。The (2) and the average output voltage E 0 for duty ratio alpha 0 in the circuit of formula, the difference E 1 -E 0 of the average output voltage E 1 for duty ratio alpha 1 by the same circuit using an operational amplifier The average output voltage of the configured subtraction circuit becomes E 1 −E 0 = (Vs + α 1 , Va ′) − (Vs + α 0 · Va ′) = (α 1 −α 0 ) · Va ′ (6), and the output It does not depend on the residual voltage Vs. Moreover, if the duty ratios α 0 and α 1 are appropriately selected, α 1 −
Since α 0 can take a positive or negative value, a positive or negative output voltage without offset error can be obtained without providing the offset voltage Voffset as shown in the equation (5).
この発明は、この点に着目して、あらかじめ決められた
一定の周期,デユーテイ比で動作する矩形波信号と、こ
れと同一の周期,振幅で動作する矩形波信号との平均出
力電圧の差がそのデユーテイ比の偏差に比例することを
利用し、変換すべきデイジタル量に応じてデユーテイ比
の誤差を操作してデイジタル量を電圧(アナログ量)に
変換することにより、オフセツト誤差のない両極性のD/
A変換回路を提供しようとするものである。In view of this point, the present invention determines the difference in average output voltage between a rectangular wave signal operating at a predetermined fixed cycle and duty ratio and a rectangular wave signal operating at the same cycle and amplitude. By utilizing the fact that it is proportional to the deviation of the duty ratio and operating the error of the duty ratio according to the digital amount to be converted and converting the digital amount into a voltage (analog amount), there is no offset error of both polarities. D /
It is intended to provide an A conversion circuit.
第1図はデイジタル−アナログ変換回路2回路に対して
この発明を適用した場合の実施例を示す構成図、第2図
はその動作波形を示す波形図である。FIG. 1 is a block diagram showing an embodiment in which the present invention is applied to two digital-analog conversion circuits, and FIG. 2 is a waveform diagram showing its operation waveform.
第1図において、カウンタ1Aは精度よく安定した周波数
(FHz)の基準クロツクfで所定のカウント値N0をカウ
ントし、その出力信号S0を交互にオンオフする。カウ
ンタ1B及びカウンタ1Cは、カウンタ1Aの出力信号S0の立
ち上がりエツジに同期して、それぞれマイクロコンピユ
ータの如き演算処理装置CPU2からバス3を介して設定さ
れたカウント値N1およびN2のカウント動作を開始して、
カウント開始から終了までの間その出力S1,S2を出力す
る。カウンタ1A〜1Cの出力S0〜S2は、それぞれアナログ
スイツチ4A〜4Cへ印加される。アナログスイツチ4A〜4C
は信号S0〜S2が‘High‘レベルである間、負の基準電圧
−VRef-を後段の回路へ印加する。従つて、アナログス
イツチ4Aは信号S0が‘High'レベルである間、すなわち
カウンタ1Aがカウント値N0をカウントするのに要する期
間、正負の基準電圧+VRef+及び−VRef-を後段の回路へ
印加し、引き続き信号S0が‘Low'レベルである間、すな
わちカウンタ1Aがカウント値N0をカウントするのに要す
る期間だけ正の基準電圧+VRef+のみを後段の回路へ印
加し、演算増幅器5Aによりその反転出力を演算増幅器5B
及び5Cへ印加する。同様に、アナログスイツチ4B及び4C
は、カウンタの出力信号S1及びS2が‘High'レベルであ
る間、すなわちカウンタ1B及び1Cがそれぞれカウント値
N1及びN2をカウントするのに要する間、正負の基準電圧
+VRef+及び−VRef-を後段の回路へ印加し、引き続き信
号S1及びS2が‘Low'レベルである間、すなわちカウンタ
1Aがカウント数(2N0−N1)または(2N0−N2)をカウン
トするのに要する期間、正の基準電圧+VRef+のみを後
段の回路へ印加する。演算増幅器5B及び5Cは、それぞれ
アナログスイツチ4B及び4Cの出力と演算増幅器5Aの出
力、正の基準電圧VRef+が抵抗を介して印加され、フイ
ルタ要素により平滑されたその算術和に相当する反転出
力を出力する。In FIG. 1, a counter 1A counts a predetermined count value N 0 with a reference clock f having a stable frequency (FHz) with high accuracy and alternately turns on and off its output signal S 0 . The counter 1B and the counter 1C operate in synchronization with the rising edge of the output signal S 0 of the counter 1A to count the count values N 1 and N 2 set via the bus 3 from the arithmetic processing unit CPU 2 such as a microcomputer. Start
The outputs S 1 and S 2 are output from the count start to the end. The outputs S 0 to S 2 of the counters 1A to 1C are applied to the analog switches 4A to 4C, respectively. Analog switch 4A-4C
Applied to the subsequent circuit - while signals S 0 to S 2 is 'High' level, a negative reference voltage -V R ef. Therefore, the analog switch 4A supplies the positive and negative reference voltages + V R ef + and −V R ef − while the signal S 0 is at the “High” level, that is, the period required for the counter 1A to count the count value N 0. Only the positive reference voltage + V R ef + is applied to the circuit in the subsequent stage while being applied to the circuit in the subsequent stage, and while the signal S 0 is at the “Low” level, that is, the period required for the counter 1A to count the count value N 0 . Applied, and its inverted output is output by the operational amplifier 5A.
And 5C. Similarly, analog switches 4B and 4C
Means that while the counter output signals S 1 and S 2 are at the'High 'level, that is, the counters 1B and 1C are counting values respectively.
During application of a subsequent stage of the circuit, subsequently signals S 1 and S 2 are 'Low' level - between the positive and negative reference voltages + V R ef + and -V R ef required to count the N 1 and N 2 , Ie counter
1A is count (2N 0 -N 1) or (2N 0 -N 2) period required to count, to apply a positive reference voltage + V R ef + only to a subsequent circuit. The operational amplifiers 5B and 5C correspond to the outputs of the analog switches 4B and 4C and the output of the operational amplifier 5A, respectively, and the positive reference voltage V R ef + applied via a resistor, and the arithmetic sum smoothed by the filter element. Output inverted output.
ここで、カウント値N0,N1及びN2をカウントするのに要
する時間をそれぞれt0,t1,t2とすれば、 t0=N0/F ……(7) t1=N1/F ……(8) t2=N2/F ……(9) となる。従つて、第1図において、演算増幅器5Aの平均
出力電圧V0は、アナログスイツチ4Aのオン抵抗をr0とお
けば、 として求められる。同時に、演算増幅器5B及び5Cの平均
出力電圧V1,V2は となる。ここで、高精度の抵抗を用いることにより、抵
抗値を等しく選ぶことは容易に実現できるから、 R0P=R1P=R2P ……(13) R0N=R1N=R2N ……(14) R0F=R10=R1F=R20=R2F ……(15) とすることができる。また、アナログスイツチのオン抵
抗r0,r1,r2についても、特性のそろつた素子を用いるこ
とによりその値を等しく選ぶことは実用上可能であり、
特に、このような用途向けに市販されているアナログス
イツチとして、複数のアナログスイツチ素子を1つのパ
ツケージに封入した集積回路では、その集積回路が同じ
半導体ウエハー上に形成されることから、同一パツケー
ジに集積されたアナログスイツチ相互間におけるオン抵
抗値の偏差は、絶対値の誤差に比べて極めて小さなもの
となるのが通例である。従つて、 r0≒r1≒r2 ……(16) とすることができ、そこで RP=R0P=R1P=R2P ……(17) RN=R0N=R1N=R2N ……(18) RF=R0F=R10=R1F=R20=R2F ……(19) R=r0=r1=r2 ……(20) とおいて式(11),(12)を整理すると、 が得られる。従つて、V1,V2はそれぞれt1−t0及びt2−t
0に比例したものとなる。そこで、カウンタ1B,1Cのカウ
ント値N1,N2を、アナログ量へ変換すべきデイジタル量D
1,D2に対して、下式(23),(24)のように選べば、 N1=N0+κ・D1 ……(23) N2=N0+κ・D2 ……(24) となる。こゝに、t1−t0及びt2−t0は以下のように書き
直すことができて、 t1−t0=κ・D1/F ……(25) t2−t0=κ・D2/F ……(26) となり、従つて、演算増幅器5B及び5Cの平均出力電圧
V1,V2はデイジタル量D1,D2に比例する。Assuming that the time required to count the count values N 0 , N 1 and N 2 is t 0 , t 1 , t 2 , respectively, t 0 = N 0 / F (7) t 1 = N 1 / F (8) t 2 = N 2 / F (9). Therefore, in FIG. 1, if the average output voltage V 0 of the operational amplifier 5A is the on resistance of the analog switch 4A, r 0 , Is required as. At the same time, the average output voltages V 1 and V 2 of the operational amplifiers 5B and 5C are Becomes Here, since it is easy to select the same resistance value by using high-precision resistors, R 0P = R 1P = R 2P …… (13) R 0N = R 1N = R 2N …… (14 ) R 0F = R 10 = R 1F = R 20 = R 2F (15) Also, for the on resistances r 0 , r 1 , r 2 of the analog switch, it is practically possible to select the same value by using the elements having the same characteristics.
In particular, as an analog switch commercially available for such an application, in an integrated circuit in which a plurality of analog switch elements are enclosed in one package, since the integrated circuits are formed on the same semiconductor wafer, The deviation of the ON resistance value between the integrated analog switches is usually extremely small as compared with the error of the absolute value. Accordance connexion, it is possible to r 0 ≒ r 1 ≒ r 2 ...... (16), where R P = R 0P = R 1P = R 2P ...... (17) R N = R 0N = R 1N = R 2N …… (18) R F = R 0F = R 10 = R 1F = R 20 = R 2F …… (19) R = r 0 = r 1 = r 2 …… (20) and formula (11), ( 12) is organized, Is obtained. Therefore, V 1 and V 2 are t 1 −t 0 and t 2 −t, respectively.
It is proportional to 0 . Therefore, the count values N 1 and N 2 of the counters 1B and 1C should be converted into the analog quantity D.
If 1 and D 2 are selected as shown in the following equations (23) and (24), N 1 = N 0 + κ · D 1 …… (23) N 2 = N 0 + κ · D 2 …… (24 ). Here, t 1 −t 0 and t 2 −t 0 can be rewritten as follows: t 1 −t 0 = κ ・ D 1 / F …… (25) t 2 −t 0 = κ・ D 2 / F ・ ・ ・ (26), therefore the average output voltage of the operational amplifiers 5B and 5C
V 1 and V 2 are proportional to the digital amounts D 1 and D 2 .
この発明によれば、チヨツパ方式によるD/A変換におい
て、基準となる矩形波信号を出力する回路を設け、その
基準矩形波信号と同等な回路定数の回路で発生される矩
形波信号との差をとることにより、この種の回路におい
て不可欠な構成要素であるスイツチング素子の出力飽和
電圧、オン抵抗分に起因するアナログ変換量のオフセツ
ト誤差を、回路上に調整要素を設けることなく相殺する
ことができるとともに、両極性のデイジタル量に対して
も、それをふたつの矩形波信号のデユーテイ比の差に対
応させることにより、両極性のD/A変換動作をも実現で
きる。According to the present invention, in D / A conversion by the chip method, a circuit for outputting a reference rectangular wave signal is provided, and a difference between the reference rectangular wave signal and a rectangular wave signal generated by a circuit having a circuit constant equivalent to that of the reference rectangular wave signal is provided. By taking the above, it is possible to cancel the offset error of the analog conversion amount due to the output saturation voltage of the switching element, which is an indispensable constituent element in this kind of circuit, and the ON resistance component without providing an adjusting element on the circuit. In addition, it is possible to realize a bipolar D / A conversion operation by making it correspond to the difference in the duty ratio of two rectangular wave signals even for the bipolar digital amount.
しかも、本発明によるD/A変換回路を単極性の変換回路
として動作させるか、或いは両極性の変換回路として動
作させるかは、単にふたつの矩形波信号のデユーテイ比
の取り方だけで決まることから、変換量の種別に依らな
い汎用性の高いD/A変換回路を構成することができる。Moreover, whether the D / A conversion circuit according to the present invention is operated as a unipolar conversion circuit or a bipolar conversion circuit is determined only by how to obtain the duty ratio of two rectangular wave signals. A highly versatile D / A conversion circuit that does not depend on the type of conversion amount can be configured.
また、複数のD/A変換回路を設ける場合でも、第1図の
回路を例にとると、増設するD/A変換回路1回路につき
カウンタ、アナログ・スイツチ、演算増幅器による減算
回路をそれぞれひとつずつ付加するだけで上記の機能を
実現することができる。Further, even when a plurality of D / A conversion circuits are provided, taking the circuit of FIG. 1 as an example, each D / A conversion circuit to be added has one counter, one analog switch, and one subtraction circuit using an operational amplifier. The above functions can be realized simply by adding them.
第1図はこの発明の実施例を示す構成図、第2図はその
動作を説明するための各部波形図、第3図はチヨツパ式
D/A変換回路の従来例を示す概要図、第4図はその動作
を説明するための各部波形図、第5図は第3図に示すス
イツチング素子の具体例を示す回路図、第6図は第3図
でスイツチング素子の出力残留電圧を考慮した場合を示
す動作波形図である。 符号説明 1A,1B,1C……カウンタ、2……演算処理装置(CPU)、
3……バス、4A,4B,4C……アナログスイツチ、5A,5B,5C
……演算増幅器、11……タイマカウンタ、12……スイツ
チング素子、13……フイルタ。FIG. 1 is a block diagram showing an embodiment of the present invention, FIG. 2 is a waveform chart of each part for explaining the operation, and FIG. 3 is a tipper type.
FIG. 4 is a schematic view showing a conventional example of a D / A conversion circuit, FIG. 4 is a waveform chart of each part for explaining the operation, FIG. 5 is a circuit diagram showing a concrete example of the switching element shown in FIG. 3, and FIG. FIG. 4 is an operation waveform diagram showing a case where the output residual voltage of the switching element is taken into consideration in FIG. 3. Description of symbols 1A, 1B, 1C ... Counter, 2 ... Arithmetic processing unit (CPU),
3 ... Bus, 4A, 4B, 4C ... Analog switch, 5A, 5B, 5C
...... Operational amplifier, 11 …… Timer counter, 12 …… Switching element, 13 …… Filter.
Claims (1)
に対応させて操作し、その信号の平均値の形でアナログ
量を得てディジタル/アナログ変換を行うディジタル−
アナログ変換回路であって、 所定の周期,振幅Va′,デューティ比α1をもつ第1の
矩形波信号を出力する第1の信号発生手段と、前記第1
の矩形波信号のそれと同じ周期,振幅Va′をもつ第2の
矩形波信号を出力し、そのデューティ比α0を可変させ
ることのできる第2の信号発生手段と、前記第1,第2の
各信号発生手段からの各出力信号の平均値の差を演算す
る信号減算手段と、前記第2の信号発生手段の出力信号
のデューティ比α0を演算し、演算された該デューティ
比をディジタル/アナログ変換すべきディジタル量に対
応するものとして前記第2の信号発生手段において設定
する演算制御手段と、を備え、 前記第1の信号発生手段の出力信号の平均値E1と前記第
2の信号発生手段の出力信号の平均値E0との間に、 E1−E0=(α1−α0)・Va′ なる関係が成立するとき、前記演算制御手段は、前記信
号減算手段により演算された前記差の値が、ディジタル
/アナログ変換した結果得られる所望のアナログ量とな
るように、前記第2の信号発生手段の出力信号のデュー
ティ比α0を演算し、演算された該デューティ比をディ
ジタル/アナログ変換すべきディジタル量に対応するも
のとして前記第2の信号発生手段において設定すること
を特徴とするディジタル−アナログ変換回路。1. A digital device for operating a duty ratio of a rectangular wave signal corresponding to a digital amount to obtain an analog amount in the form of an average value of the signal and performing digital / analog conversion.
An analog conversion circuit, comprising: first signal generating means for outputting a first rectangular wave signal having a predetermined cycle, an amplitude Va ′, and a duty ratio α 1 ;
Second rectangular wave signal having the same period and amplitude Va ′ as that of the rectangular wave signal of No. 2, and the duty ratio α 0 of the second rectangular wave signal can be varied; The signal subtracting means for calculating the difference between the average values of the output signals from the respective signal generating means and the duty ratio α 0 of the output signal of the second signal generating means are calculated, and the calculated duty ratio is digitally calculated. Arithmetic control means set in the second signal generating means as corresponding to the digital amount to be analog-converted, and the average value E 1 of the output signals of the first signal generating means and the second signal. When the relationship of E 1 −E 0 = (α 1 −α 0 ) · Va ′ holds between the average value E 0 of the output signal of the generating means, the arithmetic control means calculates by the signal subtracting means. The resulting difference value is digital / analog converted. The duty ratio α 0 of the output signal of the second signal generating means is calculated so as to obtain a desired analog quantity obtained as a result of the conversion, and the calculated duty ratio corresponds to the digital quantity to be digital-to-analog converted. The digital-analog conversion circuit is characterized by being set in the second signal generating means.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62155426A JPH077916B2 (en) | 1987-06-24 | 1987-06-24 | Digital-analog conversion circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62155426A JPH077916B2 (en) | 1987-06-24 | 1987-06-24 | Digital-analog conversion circuit |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JPS641331A JPS641331A (en) | 1989-01-05 |
| JPH011331A JPH011331A (en) | 1989-01-05 |
| JPH077916B2 true JPH077916B2 (en) | 1995-01-30 |
Family
ID=15605750
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62155426A Expired - Fee Related JPH077916B2 (en) | 1987-06-24 | 1987-06-24 | Digital-analog conversion circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH077916B2 (en) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6074752U (en) * | 1983-10-31 | 1985-05-25 | 横浜植木株式会社 | Spreader |
| JPS6079557U (en) * | 1983-10-31 | 1985-06-03 | 今田 行夫 | Double-headed nozzle for spray disinfector |
| JPH0340371Y2 (en) * | 1985-06-25 | 1991-08-26 |
-
1987
- 1987-06-24 JP JP62155426A patent/JPH077916B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS641331A (en) | 1989-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6532436B2 (en) | Sensor | |
| JPS6230529B2 (en) | ||
| JP2509426B2 (en) | Delta-Sigma-Analog / Digital Converter | |
| JPH077916B2 (en) | Digital-analog conversion circuit | |
| US12166489B2 (en) | Discrete time analog circuit | |
| JP2807581B2 (en) | Analog / digital conversion circuit | |
| JPH011331A (en) | Digital-analog conversion circuit | |
| JPH0460372B2 (en) | ||
| JP2001159646A (en) | Watt hour meter using Hall element | |
| JPH0981090A (en) | LCD drive circuit | |
| JPS5948429B2 (en) | Arithmetic circuit | |
| JPH06505135A (en) | Time/voltage conversion method and device | |
| JPS60134628A (en) | A/d converter | |
| JPH05243857A (en) | Offset immune type switched capacitor amplifier circuit | |
| JPS62186607A (en) | Triangular wave generator | |
| JP5426992B2 (en) | A / D converter | |
| JPS6022681Y2 (en) | Digital to analog converter | |
| JPS6323683B2 (en) | ||
| JPH0526813Y2 (en) | ||
| JPS61236222A (en) | Digital-analog signal converter | |
| JPH0318889Y2 (en) | ||
| JPS59161774A (en) | Multiplying A/D converter | |
| JPH0894383A (en) | Displacement detector | |
| JPH0528130U (en) | A / D converter | |
| JPH0224414B2 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |