JPH0779426B2 - ディザ画像符号化装置 - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ディザ法によって２値化された疑似中間調画
像（以下、ディザ画像という）に対して符号化を行うデ
ィザ画像符号化装置に関する。

従来の技術 従来のディザ画像符号化方法は、例えば第５図に示すデ
ィサ画像符号化装置を適用して、第６図に示すように、
符号化ビット数が対応画素数より少なくなる領域（長い
ランの領域）ではランレングス符号化を行い、そうでな
い領域（短いランの領域）では識別符号を挟んでランレ
ングス符号化を行うことなく直接画素列を非圧縮画像デ
ータとして伝送するといった手段によって実施されてい
た。

第５図を参照しながら、これを具体的に説明すると、先
ず入力ディザ画像信号40は遅延用シフトレジスタ41とラ
インの先端、終端の変化点を検出する検出部42にそれぞ
れ入力される。

前記検出部42において、変化点が検出されると、ランレ
ングスをカウントするカウンタ43が止まり、ランレング
ス符号生成部44でそのカウンタ43から入力されたカウン
ト値に対応するランレングス符号を生成する。生成され
たその符号は生成部44の内部に一時記憶される。

ランレングス積算部45は、所定長の符号化が終了する
と、その終了したことを前記生成部44と識別符号付加部
46に通知する。その通知を受理すると、ランレングス符
号生成部44は、記憶している符号数を比較器47に出力す
る。

比較器47では、前記符号数（符号化ビット数）と、対応
画素数とを比較し、セレクタ48に選択信号を出力する。

セレクタ48では、前記符号数の方が少ない場合はランレ
ングス符号生成部44からのランレングス符号を選択し、
対応画素数の方が少ない場合は前記識別符号付加部46か
らの識別符号を選択し、これを符号化データ（出力符号
化信号）49として出力する。

このようにして、ディザ画像の符号化が行われていた。

発明が解決しようとする問題点 しかし、かかる手段によれば、対象画像がランダムで細
かい画素配列（パターン）の多いディザ画像では、全符
号数が全画素数を上回るという事態を避けることができ
て有効であるが、例えば、パターンが周期的に出現した
り、あるいはパターンの出現頻度が片寄っていたりする
ディザ画像では、その特性を充分に活かしきっていない
ためデータ（符号）の高圧縮率を得ることができないと
いう問題があった。

本発明は、かかる問題点に鑑みてなされたもので、デー
タの高圧縮率を得ることのできるディザ画像符号化装置
を提供することを目的とする。

問題点を解決するための手段 本発明は上述の問題点を解決するため、ディザ法によっ
て２値化された疑似中間調画像をＭ×Ｎの領域（ブロッ
ク）に分割する手段と、前記分割された各ブロック中の
画像配列（パターン）毎に対応づけられたラインメモリ
をパターン数設けたメモリと、前記分割された各ブロッ
ク中のパターン毎に順次そのパターンに対応するライン
メモリ内の現パターンのビット箇所に該当の旨を記載す
ると共に前記パターンに対応しないラインメモリ内の現
パターンのビット箇所に不該当の旨を記載して２値画像
のパターン平面を２^{（Ｍ×Ｎ）}枚生成する手段と、前記
生成された２^{（Ｍ×Ｎ）}枚のパターン平面をパターンの
出現頻度数の順に主走査方向に並べてパターン平面連結
画像を生成する手段と、前記生成されたパターン平面連
結画像に対してランレングス符号化を行う手段とを備え
たものである。

作用 本発明は上述の構成によって、パターンの連続を画素の
連続に置き変えることができ、またパターン平面の連結
によってパターン平面上のラインの先端、終端の変化点
が消滅し、しかもパターン平面を出現頻度数の順に並べ
変えているため、黒画素がラインの先端または終端に集
中する。それがため、ディザ画像の特性をそのまま活か
した状態で、ランレングス符号化との整合性を高めるこ
とが可能となる。

実施例 第１図は本発明が適用されるディザ画像符号化装置の一
実施例を示す概略構成ブロック図で、同装置は、４画素
直列の入力ディザ画像信号１（後述する）を４画素並列
のディザ画像信号に変換するためのシフトレジスタ２
と、そのレジスタ２から出力される１ブロック分の４画
素並列データ信号３を16画素の並列デコードデータに変
換してこれをデコードデータ信号５として出力するデコ
ーダ４とその16画素のデコードデータ信号５を16ライン
分のメモリに格納するラインメモリ６と、そのラインメ
モリ６からの出力データ信号７を符号化しこれを符号化
データ信号15として出力するランレングス符号化器８
と、前記ラインメモリ６の入出力動作等を制御するアド
レスカウンタ９及びメモリ制御部10を備えてなる。

尚、16ライン分のラインメモリ６は上から出現頻度数の
多い順にパターン番号（０、１…Ｅ、Ｆ）に対応して、
Ａのラインメモリ、Ｆのラインメモリというように割り
振られている。

第２図は第１図の装置によって符号化された符号化デー
タを復合化するディザ画像復号化装置の一実施例を示す
概略構成ブロック図で、同装置は入力符号化データ信号
16を復元するランレングス復号化器17と、その復号化器
17からの復号化出力データ信号を格納する16ライン分の
ラインメモリ18と、16ライン分のメモリ出力データ（16
画素並列）信号19を４画素並列の１ブロック分の復元デ
ータ信号21にエンコードするエンコーダ20と、その復元
データ（４画素並列）信号21を４画素直列の復元データ
（４画素並列）信号21を４画素直列の復元データ（復元
ディザ画像信号29）に変換するシフトレジスタ22と、前
記ラインメモリ18の入出力動作等を制御するアドレスカ
ウンタ23及びメモリ制御部24を備えてなる。

尚、この実施例では、前記入力ディザ画像信号１とし
て、Ｍ×Ｎの領域（ブロック）が第３図に示すように主
走査方向に直列に配置された１×４画素からなる大きさ
である所謂、４画素（ビット）直列のブロックに分割さ
れてなるディザ画像（ディザ法によって２値化された疑
似中間調画像）信号を代表例として用いている。

また、前述ラインメモリ６のライン長は、１ブロックを
４画素の大きさとしていることから、原画像のライン長
の1/4とする。

次に、第１図及び第２図を参照しながら、本発明方法に
ついての動作を説明する。

先ず、符号化側（第１図参照）では、入力された４画素
（ビット）直列のディザ画像信号１は、シフトレジスタ
２で４画素並列の単位ブロックに変換され、１ブロック
分毎デコーダ４に入力される。

デコーダ４では、その１ブロック分の４画素並列データ
信号３を16画素並列のデコードデータ信号５に変換す
る。その16画素並列データ信号５はそのまま16ライン分
のラインメモリ６にそれぞれ格納される。

例えば、最初の１ブロックが「1010」であれば、Ａのラ
インメモリの１ビット目に‘1'を記載し、他のラインメ
モリの１ビット目には０を記載する。次の２ブロック目
も「1010」であれば、Ａのラインメモリの２ビット目に
‘1'を記載し、他のラインメモリの２ビット目には０を
記載する。次の３ブロック目が「1111」であれば、Ｆの
ラインメモリの３ビット目に‘1'に記載し、他のライン
メモリの３ビット目には０を記載する。

これにより、各ブロック中の画素配列（パターン）毎に
２値画像のパターン平面が２^{（Ｍ×Ｎ）}枚（この実施例
では16枚）生成されることになる。従ってまた、パター
ンの連続が画素の連続に変わり、あるパターンが連続し
て出現すると、対応するパターン平面上では黒画素が続
くことになる。

尚、前記データ信号５のラインメモリ６への格納処理
は、アドレスカウンタ９とメモリ制御部10との制御によ
って行われる。ここに、13はメモリ制御10からアドレス
カウンタ９に出力するカウンタスタート信号であり、14
はアドレスカウンタ９からメモリ制御部10に出力する１
ラインメモリアクセス終了信号である。

かようにして、１ブロック分のデコードデータ（16画素
並列）信号５を順次前記ラインメモリ６へ入力し原画像
１ライン分のデータを格納して16枚のパターン平面を生
成すべく処理が終了すると、メモリ制御部10は一旦ライ
ンメモリ６へのデコードデータ信号５の入力を中断し、
ラインメモリ６に対しセレクト信号11を出力する。その
セレクト信号11によりラインメモリ６は、順次16枚分の
パターン平面（２値画像データ）信号７をランレングス
符号化器８へ出力する。

ここに、前記16枚分のパターン平面信号７は、ラインメ
モリ６内において第４図に示す如く16枚分のパターン平
面（Ａ、Ｆ、…９、６）が主走査方向に並べられて生成
されたパターン平面画像からなるデータ信号である。

つまり、前記パターン平面連結画像は、下表に示す如
く、パターン番号（０、１…Ｅ、Ｆ）に対応する16枚分
のパターンについてそれぞれ出現頻度数〔％〕（出現確
率）を統計的に求め、その出現頻度数の最も多いものか
ら順番に16枚のパターン平面（Ａ、Ｆ、…９、６）が第
４図に示す如く主走査方向に並べられて生成されたもの
である。

しかし、これに限定されることなく、出現頻度数の最も
少ないものから順番に16枚のパターン平面の主走査方向
に並べてパターン平面連結画像を生成しても宜しい。

しかして、前記出現頻度数の多い順若しくは少ない順に
並べられたパターン平面からなる連結画像のデータ信号
７は、そのパターン平面の順序（第４図の例ではＡ、
Ｆ、…９、６）に従って１ライン毎に連結されてランレ
ングス符号化器８へ出力される。

ここで、データ信号７は、パターン平面の順序に従って
１ライン毎に、第４図の例では、Ａの１ライン、次にＦ
の１ライン、・・・次に９の１ライン、最後に６の１ラ
インというように連結されて出力される信号である。

ランレングス符号化器８は、その入力された16枚分のパ
ターン平面連結面像のデータ信号７を、全体で１ライン
としてランレングス符号化する。

尚、前記符号化の１ラインの区間は、メモリ制御部10か
らランレングス符号化器８に出力するライン同期信号12
によって管理している。

前記ランレングス符号化器８で符号化されたデータは、
符号化データ信号15として出力される。

かようにして、原画像１ライン分の符号化データ信号15
の出力が終了すると、前記メモリ制御部10からのセレク
ト信号11によりラインメモリ６へのデコードデータ信号
５の入力動作が再開される。

以上の処理動作が繰り返されることにより入力ディザ画
像の符号化が行われる。

次に、復号化側（第２図参照）では、入力符号化データ
信号16はランレングス復号化器17でパターン平面連結画
像のデータに復元される。

その復元されたデータは、16ライン分のラインメモリ18
に入力される。そのラインメモリ18内では、前記入力復
元データをアドレスカウンタ23とメモリ制御部24との制
御によって16分割し、更にその16分割されたデータが元
のパターン平面の順序（第４図参照）に戻るようにそれ
らのデータをメモリ制御部24からのライトイネーブル制
御信号25によって制御しながら順次16ライン分のメモリ
にそれぞれ格納する。尚、26はアドレスカウンタ23のス
タート信号であり、27はメモリ制御歩24に対する１ライ
ンメモリアクセス信号である。

かようにして、１ライン分の復元及び格納処理が終了す
ると、メモリ制御部24からのイネーブル信号28によって
一旦復号化処理動作が中断される。

その中断と同時に、前記ラインメモリ18は全てのメモリ
出力データ（16画素並列）信号19をエンコーダ20に出力
する。エンコーダ20はその信号19を４画素並列の１ブロ
ック分の復元データに変換し、これを復元データ（４画
素並列）信号21としてシフトレジスタ22に出力する。シ
フトレジスタ22はその復元データ（４画素並列）を４画
素直列の画像データに変換し、これを復元ディザ画像信
号29として出力する。

かようにして、１ライン分の復元ディザ画像信号29の出
力が終ると、メモリ制御部24からのイネーブル信号28に
よって次の１ライン分の復元化処理動作が再開される。

以上の処理動作が繰り返されることによって符号化され
たディザ画像の復元が行われる。

発明の効果 以上の説明から明らかなように、本発明はディザ画像を
Ｍ×Ｎの領域（ブロック）に分割し、分割された各ブロ
ック中の画素配列（パターン）毎に２値画像のパターン
平面を２^{（Ｍ×Ｎ）}枚を生成し、生成された２
^{（Ｍ×Ｎ）}枚のパターン平面を、パターンの出現頻度数
の順に主走査方向に並べてパターン平面連結画像を生成
し、その生成されたパターン平面連結画像に対して、ラ
ンレングス符号化を行うようにしたものであるから、あ
るパターンが連続して出現すると、対応するパターン平
面上では黒画素が続くことになり、かつ、パターン平面
の連結によってラインの先端、終端の変化点が消減し、
しかもパターンの出現頻度数の多い順若しくは少ない順
にパターン平面を並び変えているため、ラインの先端ま
たは終端に黒画素が集中する。それがため、ディザ画像
の特性をそのまま活かした状態でランレングス符号化と
の整合性を高め得ることができ、ひっきょう、高圧縮率
のディザ画像の符号化を実現することができるという効
果を奏するものである。

【図面の簡単な説明】

第１図は本発明が適用されるディザ画像符号化装置の一
実施例を示す概略構成ブロック図、第２図は第１図の装
置に対応するディザ画像復号化装置の一実施例を示す概
略構成ブロック図、第３図は本発明で用いるディザ画像
の画素ブロック（領域）の大きさの一例を示す画素配置
図、第４図は本発明によって生成されるパターン平面連
結画像の一例を示す概念図、第５図は従来の方法が適用
されるディザ画像符号化装置の概略構成を示すブロック
図、第６図は従来の方法を説明するための画素配置図で
ある。 １……入力ディザ画像信号、２……シフトレジスタ、４
……デコーダ、６……ラインメモリ、８……ランレング
ス符号化器、９……アドレスカウンタ、10……メモリ制
御部、15……出力符号化データ、16……入力符号化デー
タ、29……復元ディザ画像信号。

Claims (1)

【特許請求の範囲】
1. 【請求項１】ディザ法によって２値化された疑似中間調
   画像をＭ×Ｎの領域（ブロック）に分割する手段と、前
   記分割された各ブロック中の画像配列（パターン）毎に
   対応づけられたラインメモリをパターン数設けたメモリ
   と、前記分割された各ブロック中のパターン毎に順次そ
   のパターンに対応するラインメモリ内の現パターンのビ
   ット箇所に該当の旨を記載すると共に前記パターンに対
   応しないラインメモリ内の現パターンのビット箇所に不
   該当の旨を記載して２値画像のパターン平面を２
   ^{（Ｍ×Ｎ）}枚生成する手段と、前記生成された２
   ^{（Ｍ×Ｎ）}枚のパターン平面をパターンの出現頻度数の
   順に主走査方向に並べてパターン平面連結画像を生成す
   る手段と、前記生成されたパターン平面連結画像に対し
   てランレングス符号化を行う手段とを具備したディザ画
   像符号化装置。