JPH077945B2 - 回線切替方式 - Google Patents
回線切替方式Info
- Publication number
- JPH077945B2 JPH077945B2 JP27715786A JP27715786A JPH077945B2 JP H077945 B2 JPH077945 B2 JP H077945B2 JP 27715786 A JP27715786 A JP 27715786A JP 27715786 A JP27715786 A JP 27715786A JP H077945 B2 JPH077945 B2 JP H077945B2
- Authority
- JP
- Japan
- Prior art keywords
- data signal
- line
- frame synchronization
- bit
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は回線切替方式に関し、特にFECを行なうディジ
タル無線通信システムにおける回線切替方式に関する。
タル無線通信システムにおける回線切替方式に関する。
大容量の無線通信システムは、フェージング等による回
線品質の劣化や機器故障・回線保守にそなえて現用回線
の他に予備回線を備えるのが通例である。
線品質の劣化や機器故障・回線保守にそなえて現用回線
の他に予備回線を備えるのが通例である。
ディジタル無線通信回線では、回線切替される現用・予
備の両回線間の伝播遅延差のために両回線出力信号間で
同期がずれて回線切替時に符号誤りが発生するのを防止
するために、両回線出力信号間で同期をとった後に符号
誤り無しに回線切替する回線切替方式が用いられてい
る。
備の両回線間の伝播遅延差のために両回線出力信号間で
同期がずれて回線切替時に符号誤りが発生するのを防止
するために、両回線出力信号間で同期をとった後に符号
誤り無しに回線切替する回線切替方式が用いられてい
る。
かかる回線切替方式においては、伝送されるべき各デー
タ信号は送端無線端局でフレーム化されてそれぞれの回
線へ送出される。ブロック符号によるFEC（Forward Err
or Correction）が行なわれる場合は、各データ信号は
符号化によってもブロック化される。
タ信号は送端無線端局でフレーム化されてそれぞれの回
線へ送出される。ブロック符号によるFEC（Forward Err
or Correction）が行なわれる場合は、各データ信号は
符号化によってもブロック化される。
第２図は、かかるFECを行なう回線切替方式の第一の従
来例における送端無線端局を示すブロック図である。
来例における送端無線端局を示すブロック図である。
第２図において、１はテストパターン発生器（以下TPG
という）、2a・12a……k2aはタイミング発生器（以下TI
MGという）、3a・13a……k3aは送信信号処理回路（以下
TXDPUという）、４は送信信号切替回路（以下TXSWとい
う）、5a・15a……k5aはFEC符号化回路（以下FECENCと
いう）、９・19……k9はTIMGである。
という）、2a・12a……k2aはタイミング発生器（以下TI
MGという）、3a・13a……k3aは送信信号処理回路（以下
TXDPUという）、４は送信信号切替回路（以下TXSWとい
う）、5a・15a……k5aはFEC符号化回路（以下FECENCと
いう）、９・19……k9はTIMGである。
TXDPU13a……k3aは、送端搬送端局（図示せず）から入
力するデータ信号D11……Dk1を高速に速度変換し、TIMG
12a……k2aが発生するタイミングで空きタイムスロット
を設けてフレーム化し、これら空きタイムスロットに付
加ビットを挿入しデータ信号D12a……Dk2aとして出力す
る。付加ビットは無線伝送区間の監視等に用いられるも
のであり、その中にはフレーム同期ビットを含んでい
る。
力するデータ信号D11……Dk1を高速に速度変換し、TIMG
12a……k2aが発生するタイミングで空きタイムスロット
を設けてフレーム化し、これら空きタイムスロットに付
加ビットを挿入しデータ信号D12a……Dk2aとして出力す
る。付加ビットは無線伝送区間の監視等に用いられるも
のであり、その中にはフレーム同期ビットを含んでい
る。
TPG1は予備回線の品質監視用のテストパターンであるデ
ータ信号D1を発生する。TXDPU3aは、TXDPU13a……k3aが
行なうのと同様に、データ信号D1をデータ信号D2aに変
換する。
ータ信号D1を発生する。TXDPU3aは、TXDPU13a……k3aが
行なうのと同様に、データ信号D1をデータ信号D2aに変
換する。
現用回線は全て正常であり予備回線が待機中である場
合、データ信号D2a・D12a……Dk2aはTXSW4をそのまま通
過し、FECENC5a・15a……k5aに入力する。
合、データ信号D2a・D12a……Dk2aはTXSW4をそのまま通
過し、FECENC5a・15a……k5aに入力する。
FECENC5a・15a……k5aは、データ信号D2a・D12a……Dk2
aを高速に速度変換し、TIMG9・19……k9が発生するタイ
ミングで空きタイムスロットを設けてブロック化し、デ
ータ信号D2a・D12a……Dk2aを誤り訂正用ブロック符号
化演算して得た冗長ビットを空きタイムスロットに挿入
しデータ信号D4・D13……Dk3として出力する。データ信
号D4は予備回線へ送出され、データ信号D13……Dk3はそ
れぞれの現用回線へ送出される。
aを高速に速度変換し、TIMG9・19……k9が発生するタイ
ミングで空きタイムスロットを設けてブロック化し、デ
ータ信号D2a・D12a……Dk2aを誤り訂正用ブロック符号
化演算して得た冗長ビットを空きタイムスロットに挿入
しデータ信号D4・D13……Dk3として出力する。データ信
号D4は予備回線へ送出され、データ信号D13……Dk3はそ
れぞれの現用回線へ送出される。
第２図に示す送端無線端局に後続する各中間中継局なら
びに受端無線端局（いずれも図示せず）では、それぞれ
の回線の受信装置が出力するデータ信号D4・D13……Dk3
をそれぞれのFEC復号回路で誤り訂正復号してデータ信
号D2a・D12a……Dk2aを復元し、これらデータ信号D2a・
D12a……Dk2aをそれぞれの受信信号処理回路でデータ信
号D1・D11……Dk1に再変換する。受端無線端局で得られ
たデータ信号D11……Dk11は受端搬送端局へ出力され、
データ信号D1はテストパターン検出器で検出され、予備
回線の品質監視に用いられる。
びに受端無線端局（いずれも図示せず）では、それぞれ
の回線の受信装置が出力するデータ信号D4・D13……Dk3
をそれぞれのFEC復号回路で誤り訂正復号してデータ信
号D2a・D12a……Dk2aを復元し、これらデータ信号D2a・
D12a……Dk2aをそれぞれの受信信号処理回路でデータ信
号D1・D11……Dk1に再変換する。受端無線端局で得られ
たデータ信号D11……Dk11は受端搬送端局へ出力され、
データ信号D1はテストパターン検出器で検出され、予備
回線の品質監視に用いられる。
現用回線の一つ、例えばデータ信号D13を伝送する現用
回線を予備回線へ回線切替する場合、TXSW4はデータ信
号D12aをFECENC5aにも入力する。その結果、データ信号
D4・D13は共にデータ信号D12aが符号化されたものにな
る。いいかえれば、TXSW4は回線切替される現用回線と
予備回線とを送端並列する。
回線を予備回線へ回線切替する場合、TXSW4はデータ信
号D12aをFECENC5aにも入力する。その結果、データ信号
D4・D13は共にデータ信号D12aが符号化されたものにな
る。いいかえれば、TXSW4は回線切替される現用回線と
予備回線とを送端並列する。
この送端並列により、中暗中継局や受端無線端局の予備
回線用FEC復号回路が出力するデータ信号はデータ信号D
12aになる。このデータ信号D12aと現用回線用FEC復号回
路が出力すデータ信号D12aとは同期切替回路で互に同期
され、符号誤り無しに回線切替が行なわれる。これら二
つのデータ信号D12aがそれぞれデータ信号D11に再変換
されてから同期切替する方式もある。いずれの方式をと
るにしても、二つのデータ信号D12aのそれぞれに対して
フレーム同期をとる必要がある。予備回線用FEC復号回
路が出力するデータ信号のフレームタイミングは、送端
並列前はTIMG2aのタイミングできめられ、送端並列後は
TIMG12aのタイミングできめられている。そのため、送
端並列時に予備回線経由のデータ信号のフレームタイミ
ングが変り、フレーム同期が一時外れる。フレーム同期
が外れ、その後同期が再確立するにはある程度時間がか
かる。この時間、同期切替動作は中断するが、フレーム
同期の再確立の時間は比較的短く、同期切替上の問題に
はなっていない。一方、予備回線用FEC復号回路に入力
するデータ信号D4のワードタイミングはTIMG9できめら
れており、送端並列によっても変らないから、予備回線
用FEC復号回路のワード同期がこのとき外れることはな
い。
回線用FEC復号回路が出力するデータ信号はデータ信号D
12aになる。このデータ信号D12aと現用回線用FEC復号回
路が出力すデータ信号D12aとは同期切替回路で互に同期
され、符号誤り無しに回線切替が行なわれる。これら二
つのデータ信号D12aがそれぞれデータ信号D11に再変換
されてから同期切替する方式もある。いずれの方式をと
るにしても、二つのデータ信号D12aのそれぞれに対して
フレーム同期をとる必要がある。予備回線用FEC復号回
路が出力するデータ信号のフレームタイミングは、送端
並列前はTIMG2aのタイミングできめられ、送端並列後は
TIMG12aのタイミングできめられている。そのため、送
端並列時に予備回線経由のデータ信号のフレームタイミ
ングが変り、フレーム同期が一時外れる。フレーム同期
が外れ、その後同期が再確立するにはある程度時間がか
かる。この時間、同期切替動作は中断するが、フレーム
同期の再確立の時間は比較的短く、同期切替上の問題に
はなっていない。一方、予備回線用FEC復号回路に入力
するデータ信号D4のワードタイミングはTIMG9できめら
れており、送端並列によっても変らないから、予備回線
用FEC復号回路のワード同期がこのとき外れることはな
い。
上述した第一の従来例は、付加ビット挿入のためのフレ
ームの長さと符号化のためのブロックの長さ（ワード
長）とを互に関係なく自由に設定できる利点があるが、
送端無線端局で素度変換を２重に行なうのでハードウエ
アが複雑になる。
ームの長さと符号化のためのブロックの長さ（ワード
長）とを互に関係なく自由に設定できる利点があるが、
送端無線端局で素度変換を２重に行なうのでハードウエ
アが複雑になる。
第３図は、FECを行なう回線切替方式の第二の従来例に
おける送端無線端局を示すブロック図である。
おける送端無線端局を示すブロック図である。
第３図に示す送端無線端局は、第２図に示す送端無線端
局からTIMG9・19……k9を取除き、TIMG2a・12a……k2a
をTIMG2・12……k2に、TXDPU3a・13a……k3aをTXDPU3・
13……k3に、FECENC5a・15a……k5aをFECENC5・15……k
5に置換えて構成されている。
局からTIMG9・19……k9を取除き、TIMG2a・12a……k2a
をTIMG2・12……k2に、TXDPU3a・13a……k3aをTXDPU3・
13……k3に、FECENC5a・15a……k5aをFECENC5・15……k
5に置換えて構成されている。
TXDPU3・13……k3は、データ信号D1・D11……Dk1を高速
に速度変換し、TIMG2・12……k2が発生するタイミング
で２種類の空きタイムスロットを設けてフレーム化し、
これら空きタイムスロットの一方に付加ビットを挿入し
他方な空きのままでデータ信号D2・D12……Dk2として出
力する。FECENC5・15……k5はデータ信号D2・D12……Dk
2を誤り訂正用ブロック符号化演算して得た冗長ビット
を上記の他方の空きタイムスロットに挿入しデータ信号
D4・D13……Dk3として出力する。その他の動作について
は第２図に示す送端無線端局の動作と変るところはな
い。
に速度変換し、TIMG2・12……k2が発生するタイミング
で２種類の空きタイムスロットを設けてフレーム化し、
これら空きタイムスロットの一方に付加ビットを挿入し
他方な空きのままでデータ信号D2・D12……Dk2として出
力する。FECENC5・15……k5はデータ信号D2・D12……Dk
2を誤り訂正用ブロック符号化演算して得た冗長ビット
を上記の他方の空きタイムスロットに挿入しデータ信号
D4・D13……Dk3として出力する。その他の動作について
は第２図に示す送端無線端局の動作と変るところはな
い。
この第二の従来例は、送端無線端局における速度変換が
一度で済むのでハードウエアは簡単になるが、送端並列
時にデータ信号D4のワードタイミングがTIMG2のタイミ
ングからTIMG12のタイミングに変り、中間中継局や受端
無線端局の予備回線用FEC復合回路のワード同期が外れ
る。FEC復号回路は通常自己同期によってワード同期し
ている。すなわち、FEC復号回路は誤り訂正用ブロック
符号の各ワード毎に誤ったビットを検出して訂正する。
FEC復号回路は検出された誤ったビットの発生確率を監
視しており、この発生確率があるしきい値を超えて大き
くなると、ワード同期が外れたと判断し、ワード同期の
位相を１タイムスロットずらせ、誤ったビットの発生確
率が上述したしきい値以下になるかどうかをしらべる。
このようにしてワード同期の位相を試行錯誤的にずらせ
ていき、誤ったビットの発生確率が上述したしきい値以
下になるとワード同期が確立したと判断してこのときの
ワード同期の位相を保持する。誤り訂正用ブロック符号
には１つの符号語当りの誤り訂正可能なビット数に限度
があり、この限度を超えてビット誤りが発生すると、誤
り訂正不能として、入力したデータ信号をそのまま出力
する。ワード同期が外れているとき、FEC復号回路にと
ってはビット誤りが多発している状態に見えるので、FE
C復号回路は入力した信号をそのまま出力する。さて、
送端並列後、このワード同期が再確立して予備回線経由
のデータ信号D4が誤り訂正復号されるまでには時間がか
かり、この間同期切替動作は完了しない。予備回線用FE
C復号回路が出力するデータ信号D12に対するフレーム同
期が確立するまでの時間は第一の従来例におけると同じ
である。
一度で済むのでハードウエアは簡単になるが、送端並列
時にデータ信号D4のワードタイミングがTIMG2のタイミ
ングからTIMG12のタイミングに変り、中間中継局や受端
無線端局の予備回線用FEC復合回路のワード同期が外れ
る。FEC復号回路は通常自己同期によってワード同期し
ている。すなわち、FEC復号回路は誤り訂正用ブロック
符号の各ワード毎に誤ったビットを検出して訂正する。
FEC復号回路は検出された誤ったビットの発生確率を監
視しており、この発生確率があるしきい値を超えて大き
くなると、ワード同期が外れたと判断し、ワード同期の
位相を１タイムスロットずらせ、誤ったビットの発生確
率が上述したしきい値以下になるかどうかをしらべる。
このようにしてワード同期の位相を試行錯誤的にずらせ
ていき、誤ったビットの発生確率が上述したしきい値以
下になるとワード同期が確立したと判断してこのときの
ワード同期の位相を保持する。誤り訂正用ブロック符号
には１つの符号語当りの誤り訂正可能なビット数に限度
があり、この限度を超えてビット誤りが発生すると、誤
り訂正不能として、入力したデータ信号をそのまま出力
する。ワード同期が外れているとき、FEC復号回路にと
ってはビット誤りが多発している状態に見えるので、FE
C復号回路は入力した信号をそのまま出力する。さて、
送端並列後、このワード同期が再確立して予備回線経由
のデータ信号D4が誤り訂正復号されるまでには時間がか
かり、この間同期切替動作は完了しない。予備回線用FE
C復号回路が出力するデータ信号D12に対するフレーム同
期が確立するまでの時間は第一の従来例におけると同じ
である。
FEC復号回路のワード同期確立に要する時間はデータ信
号D12に対するフレーム同期確立に要する時間に比べて
はるかに長いので、第二の従来例における回線切替時間
は第一の従来例におけるそれよりはるかに長くなり、こ
のことが第二の従来例にとって大きな問題になってい
る。
号D12に対するフレーム同期確立に要する時間に比べて
はるかに長いので、第二の従来例における回線切替時間
は第一の従来例におけるそれよりはるかに長くなり、こ
のことが第二の従来例にとって大きな問題になってい
る。
以上説明したようにFECを行なう従来の回線切替方式
は、送端無線端局で２重に速度変換を行なうためにハー
ドウェアが複雑化して高価になるか、さもなくば回線切
替時間が長くなるという欠点がある。
は、送端無線端局で２重に速度変換を行なうためにハー
ドウェアが複雑化して高価になるか、さもなくば回線切
替時間が長くなるという欠点がある。
本発明の目的は、上記欠点を解決して送端無線端局にお
ける速度変換が一度で済み、しかも回線切替時間の短い
回線切替方式を提供することにある。
ける速度変換が一度で済み、しかも回線切替時間の短い
回線切替方式を提供することにある。
本発明の回線切替方式は、現用回線と予備回線とを有
し、送端搬送端局から入力する第一のデータ信号を速度
変換し第一および第二の空きタイムスロットを設けてフ
レーム化し少くともフレーム同期ビットを含む付加ビッ
トを前記第一の空きタイムスロットに挿入して第二のデ
ータ信号に変換し、この第二のデータ信号を現用符号化
回路で誤り訂正用ブロック符号化演算して得た第一の冗
長ビットを前記第二の空きタイムスロットに挿入して第
三のデータ信号に符号化し前記現用回線へ送出し、前記
現用回線が正規の信号伝送に使用できなくなり前記予備
回線に回線切替するとき前記第二のデータ信号を予備符
号化回路で誤り訂正用ブロック符号化演算して得た第二
の冗長ビットを前記第二の空きタイムスロットに挿入し
て第四のデータ信号に符号化し前記予備回線へ送出する
回線切替方式において、第一のタイミングパルスに基づ
きワード同期して前記現用回線を経由した前記第三のデ
ータ信号を誤り訂正復号して前記第二のデータ信号を復
元して出力し、誤り訂正復号不能のときは前記第三のデ
ータ信号をそのまま出力する現用復号回路と、第二のタ
イミングパルスに基づきワード同期して前記予備回線を
経由した前記第四のデータ信号を誤り訂正復号して前記
第二のデータ信号を復元して出力し、誤り訂正復号不能
のときは前記第四のデータ信号をそのまま出力する予備
復号回路と、前記現用復号回路が出力した信号または前
記現用回線を経由した前記第三のデータ信号から前記フ
レーム同期ビットを検出することによりフレーム同期し
て前記第一の冗長ビットが挿入されているタイムスロッ
トの時間位置を表わす前記第一のタイミングパルスを発
生する現用フレーム同期回路と、前記予備復号回路が出
力した信号または前記予備回線を経由した前記第四のデ
ータ信号から前記フレーム同期ビットを検出することに
よりフレーム同期して前記第二の冗長ビットが挿入され
ているタイムスロットの時間位置を表わす前記第二のタ
イミングパルスを発生する予備フレーム同期回路とを備
えて構成される。
し、送端搬送端局から入力する第一のデータ信号を速度
変換し第一および第二の空きタイムスロットを設けてフ
レーム化し少くともフレーム同期ビットを含む付加ビッ
トを前記第一の空きタイムスロットに挿入して第二のデ
ータ信号に変換し、この第二のデータ信号を現用符号化
回路で誤り訂正用ブロック符号化演算して得た第一の冗
長ビットを前記第二の空きタイムスロットに挿入して第
三のデータ信号に符号化し前記現用回線へ送出し、前記
現用回線が正規の信号伝送に使用できなくなり前記予備
回線に回線切替するとき前記第二のデータ信号を予備符
号化回路で誤り訂正用ブロック符号化演算して得た第二
の冗長ビットを前記第二の空きタイムスロットに挿入し
て第四のデータ信号に符号化し前記予備回線へ送出する
回線切替方式において、第一のタイミングパルスに基づ
きワード同期して前記現用回線を経由した前記第三のデ
ータ信号を誤り訂正復号して前記第二のデータ信号を復
元して出力し、誤り訂正復号不能のときは前記第三のデ
ータ信号をそのまま出力する現用復号回路と、第二のタ
イミングパルスに基づきワード同期して前記予備回線を
経由した前記第四のデータ信号を誤り訂正復号して前記
第二のデータ信号を復元して出力し、誤り訂正復号不能
のときは前記第四のデータ信号をそのまま出力する予備
復号回路と、前記現用復号回路が出力した信号または前
記現用回線を経由した前記第三のデータ信号から前記フ
レーム同期ビットを検出することによりフレーム同期し
て前記第一の冗長ビットが挿入されているタイムスロッ
トの時間位置を表わす前記第一のタイミングパルスを発
生する現用フレーム同期回路と、前記予備復号回路が出
力した信号または前記予備回線を経由した前記第四のデ
ータ信号から前記フレーム同期ビットを検出することに
よりフレーム同期して前記第二の冗長ビットが挿入され
ているタイムスロットの時間位置を表わす前記第二のタ
イミングパルスを発生する予備フレーム同期回路とを備
えて構成される。
〔実施例〕 以下実施例を示す図面を参照して本発明について詳細に
説明する。
説明する。
第１図は本発明の回線切替方式の一実施例を示す図面で
あり、（ａ）は送端無線端局のブロック図、（ｂ）は中
間中継局のブロック図である。
あり、（ａ）は送端無線端局のブロック図、（ｂ）は中
間中継局のブロック図である。
第一図（ａ）に示す送端無線端局は、第３図に示す送端
無線端局、すなわち第二の従来例における操端無線端局
と構成，動作共に同じである。
無線端局、すなわち第二の従来例における操端無線端局
と構成，動作共に同じである。
第１図（ｂ）に示す中間中継局は、予備回線ならびに現
用回線のそれぞれの受信装置（いずれも図示せず）が出
力するデータ信号D4・D13……Dk3とタイミングパルスP2
・P11……Pk1とを入力しデータ信号D2・D12……Dk2を出
力するFEC復号回路（以下FECDECという）６・16……k6
と、データ信号D2・D12……Dk2を入力しタイミングパル
スP2・P11……Pk1を出力するフレーム同期回路（以下FS
YNCという）７・17……k7と、データ信号D2・D12……Dk
2とタイミングパルスP2・P11……Pk1とを入力し予備回
線ならびに現用回線のそれぞれの送信装置（いずれも図
示せず）へデータ信号D4・D13……Dk3を出力するFECENC
8・18……k8とを備えて構成されている。
用回線のそれぞれの受信装置（いずれも図示せず）が出
力するデータ信号D4・D13……Dk3とタイミングパルスP2
・P11……Pk1とを入力しデータ信号D2・D12……Dk2を出
力するFEC復号回路（以下FECDECという）６・16……k6
と、データ信号D2・D12……Dk2を入力しタイミングパル
スP2・P11……Pk1を出力するフレーム同期回路（以下FS
YNCという）７・17……k7と、データ信号D2・D12……Dk
2とタイミングパルスP2・P11……Pk1とを入力し予備回
線ならびに現用回線のそれぞれの送信装置（いずれも図
示せず）へデータ信号D4・D13……Dk3を出力するFECENC
8・18……k8とを備えて構成されている。
FECDEC6・16……k6は、タイミングパルスP2・P11……Pk
1をワードタイミングの基準としてデータ信号D4・D13…
…Dk3を誤り訂正復号し、データ信号D2・D12……Dkを復
元する。
1をワードタイミングの基準としてデータ信号D4・D13…
…Dk3を誤り訂正復号し、データ信号D2・D12……Dkを復
元する。
FSYNC7・17……k7は、復元されたデータ信号D2・D12…
…Dk2からフレーム同期ビットを検出してフレーム同期
することにより、誤り訂正用ブロック符号の冗長ビット
が挿入されていたタイムスロットの時間位置を知り、こ
の時間位置を表わすタイミングパルスP2・P11……Pk1を
発生する。
…Dk2からフレーム同期ビットを検出してフレーム同期
することにより、誤り訂正用ブロック符号の冗長ビット
が挿入されていたタイムスロットの時間位置を知り、こ
の時間位置を表わすタイミングパルスP2・P11……Pk1を
発生する。
FECENC8・18……k8は、FSYNC7・17……k7を通過したデ
ータ信号D2・D12……Dk2を誤り訂正用ブロック符号化
し、データ信号D4・D13……Dk3として出力する。この符
号化のワードタイミングをきめるのに、タイミングパル
スP2・P11……Pk1が用いられる。
ータ信号D2・D12……Dk2を誤り訂正用ブロック符号化
し、データ信号D4・D13……Dk3として出力する。この符
号化のワードタイミングをきめるのに、タイミングパル
スP2・P11……Pk1が用いられる。
第二の従来例の説明で既に述べたように、送端並列時に
データ信号D4のワードタイミングおよびデータ信号D2
（このデータ信号は送端並列後データ信号D12と同じに
なる）のフレームタイミングが変り、FECDEC6のワード
同期やFSYNC7のフレーム同期が外れる。
データ信号D4のワードタイミングおよびデータ信号D2
（このデータ信号は送端並列後データ信号D12と同じに
なる）のフレームタイミングが変り、FECDEC6のワード
同期やFSYNC7のフレーム同期が外れる。
FECDEC6は、ワード同期が外れたときデータ信号D4を誤
り訂正復号せず、そのままデータ信号D2として出力す
る。その結果、FSYNC7のフレーム同期がこのとき外れて
も、データ信号D2中のフレーム同期ビットが誤り訂正さ
れていないことを無視すれば（予備回線へ回線切替する
のだからデータ信号D2中のフレーム同期ビットの伝送符
号誤り確率は小さいと見做せる）、FSYNC7のフレーム同
期の再確立に要する時間はFECDEC6のワード同期外れに
は影響されない。FSYNC7のフレーム同期が再確立すれば
正しいタイミングパルスP2が発生され、FECDEC6のワー
ド同期も再確立され、誤り訂正復号も再開する。
り訂正復号せず、そのままデータ信号D2として出力す
る。その結果、FSYNC7のフレーム同期がこのとき外れて
も、データ信号D2中のフレーム同期ビットが誤り訂正さ
れていないことを無視すれば（予備回線へ回線切替する
のだからデータ信号D2中のフレーム同期ビットの伝送符
号誤り確率は小さいと見做せる）、FSYNC7のフレーム同
期の再確立に要する時間はFECDEC6のワード同期外れに
は影響されない。FSYNC7のフレーム同期が再確立すれば
正しいタイミングパルスP2が発生され、FECDEC6のワー
ド同期も再確立され、誤り訂正復号も再開する。
受端無線端局における各回線用FECDECのワード同期も、
上述した第１図（ｂ）に示す中間中継局におけるFECDEC
6・16……k6のワード同期と同様に行なわれる。
上述した第１図（ｂ）に示す中間中継局におけるFECDEC
6・16……k6のワード同期と同様に行なわれる。
第１図に示す実施例では、中間中継局や受端無線端局に
おいてFECDECの後にFSYNCが配置されているが、FSYNCを
FECDECの前に配置してもよい。この場合、FSYNCが検出
するフレーム同期ビットはFECDECで誤り訂正されていな
いものになる。
おいてFECDECの後にFSYNCが配置されているが、FSYNCを
FECDECの前に配置してもよい。この場合、FSYNCが検出
するフレーム同期ビットはFECDECで誤り訂正されていな
いものになる。
以上詳細に説明したように本発明の同期切替方式は、中
間中継局や受端無線端局のFECDECを入力するデータ信号
に自己同期させることなく、FSYNCが発生するタイミン
グパルスに基づきワード同期させるので、送端無線端局
で送度変換を一度しか行なわず、そのため送端並列時に
FECDECのワード同期が外れても、比較的早くフレーム同
期が確立するFSYNCの同期が再確立すればFECのためタイ
ミングパルスが発生し、FECDECの自己同期のための長い
時間同期切替動作が完了しないということがなく、回線
切替時間が短いという効果がある。
間中継局や受端無線端局のFECDECを入力するデータ信号
に自己同期させることなく、FSYNCが発生するタイミン
グパルスに基づきワード同期させるので、送端無線端局
で送度変換を一度しか行なわず、そのため送端並列時に
FECDECのワード同期が外れても、比較的早くフレーム同
期が確立するFSYNCの同期が再確立すればFECのためタイ
ミングパルスが発生し、FECDECの自己同期のための長い
時間同期切替動作が完了しないということがなく、回線
切替時間が短いという効果がある。
第１図は本発明の回線切替方式の一実施例を示す図面で
あり、（ａ）は送端無線端局のブロック図、（ｂ）は中
間中継局のブロック図、 第２図および第３図は、回線切替方式の第一および第二
の従来例における送端無線端局のそれぞれを示すブロッ
ク図である。 ２・12・k2……タイミング発生器（TIMG）、３・13・k3
……送信信号処理回路（TXDPU）、４……送信信号切替
回路（TXSW）、５・15・k5……FEC符号化回路（FECEN
C）、６・16・k6……FEC復号回路（FECDEC）、７・17・
k7……フレーム同期回路（FSYNC）。
あり、（ａ）は送端無線端局のブロック図、（ｂ）は中
間中継局のブロック図、 第２図および第３図は、回線切替方式の第一および第二
の従来例における送端無線端局のそれぞれを示すブロッ
ク図である。 ２・12・k2……タイミング発生器（TIMG）、３・13・k3
……送信信号処理回路（TXDPU）、４……送信信号切替
回路（TXSW）、５・15・k5……FEC符号化回路（FECEN
C）、６・16・k6……FEC復号回路（FECDEC）、７・17・
k7……フレーム同期回路（FSYNC）。
Claims (1)
- 【請求項１】現用回線と予備回線とを有し、送端搬送端
局から入力する第一のデータ信号を速度変換し第一およ
び第二の空きタイムスロットを設けてフレーム化し少く
ともフレーム同期ビットを含む付加ビットを前記第一の
空きタイムスロットに挿入して第二のデータ信号に変換
し、この第二のデータ信号を現用符号化回路で誤り訂正
用ブロック符号化演算して得た第一の冗長ビットを前記
第二の空きタイムスロットに挿入して第三のデータ信号
に符号化し前記現用回線へ送出し、前記現用回線が正規
の信号伝送に使用できなくなり前記予備回線に回線切替
するとき前記第二のデータ信号を予備符号化回路で誤り
訂正用ブロック符号化演算して得た第二の冗長ビットを
前記第二の空きタイムスロットに挿入して第四のデータ
信号に符号化し前記予備回線へ送出する回線切替方式に
おいて、 第一のタイミングパルスに基づきワード同期して前記現
用回線を経由した前記第三のデータ信号を誤り訂正復号
して前記第二のデータ信号を復元して出力し、誤り訂正
復号不能のときは前記第三のデータ信号をそのまま出力
する現用復号回路と、 第二のタイミングパルスに基づきワード同期して前記予
備回線を経由した前記第四のデータ信号を誤り訂正復号
して前記第二のデータ信号を復元して出力し、誤り訂正
復号不能のときは前記第四のデータ信号をそのまま出力
する予備復号回路と、 前記現用復号回路が出力した信号または前記現用回線を
経由した前記第三のデータ信号から前記フレーム同期ビ
ットを検出することによりフレーム同期して前記第一の
冗長ビットが挿入されているタイムスロットの時間位置
を表わす前記第一のタイミングパルスを発生する現用フ
レーム同期回路と、 前記予備復号回路が出力した信号または前記予備回線を
経由した前記第四のデータ信号から前記フレーム同期ビ
ットを検出することによりフレーム同期して前記第二の
冗長ビットが挿入されているタイムスロットの時間位置
を表わす前記第二のタイミングパルスを発生する予備フ
レーム同期回路と を備えることを特徴とする回線切替方式。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27715786A JPH077945B2 (ja) | 1986-11-19 | 1986-11-19 | 回線切替方式 |
| EP87104681A EP0244629B1 (en) | 1986-03-31 | 1987-03-30 | Radio transmission system having simplified error coding circuitry and fast channel switching |
| DE87104681T DE3788532T2 (de) | 1986-03-31 | 1987-03-30 | Funkübertragungssystem mit vereinfachter Fehlerkorrekturschaltung und schneller Kanalumschaltung. |
| US07/032,645 US4862457A (en) | 1986-03-31 | 1987-03-31 | Radio transmission system having simplified error coding circuitry and fast channel switching |
| AU70903/87A AU605142B2 (en) | 1986-03-31 | 1987-03-31 | Radio transmission system having simplified error coding circuitry and fast channel switching |
| CA000533414A CA1278828C (en) | 1986-03-31 | 1987-03-31 | Radio transmission system having simplified error coding circuitry and fast channel switching |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27715786A JPH077945B2 (ja) | 1986-11-19 | 1986-11-19 | 回線切替方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63129740A JPS63129740A (ja) | 1988-06-02 |
| JPH077945B2 true JPH077945B2 (ja) | 1995-01-30 |
Family
ID=17579593
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27715786A Expired - Lifetime JPH077945B2 (ja) | 1986-03-31 | 1986-11-19 | 回線切替方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH077945B2 (ja) |
-
1986
- 1986-11-19 JP JP27715786A patent/JPH077945B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63129740A (ja) | 1988-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5130993A (en) | Transmitting encoded data on unreliable networks | |
| US5430740A (en) | Indication of data blocks in a frame received by a mobile phone | |
| US4967413A (en) | Burst signal detection apparatus | |
| EP0244629B1 (en) | Radio transmission system having simplified error coding circuitry and fast channel switching | |
| US5850419A (en) | Time diversity communication method and communication device | |
| JPH077945B2 (ja) | 回線切替方式 | |
| JP3037837B2 (ja) | レストアラー無線中継局 | |
| JP2752618B2 (ja) | 信号伝送方式 | |
| JPH09130368A (ja) | データ通信装置 | |
| JPH037439A (ja) | ディジタル通信回線の監視方式 | |
| JPS61283241A (ja) | デ−タ通信受信装置 | |
| JPH0761059B2 (ja) | ルート識別方式 | |
| JPS59200547A (ja) | 回線品質監視方式 | |
| JP3096143B2 (ja) | リストアラー回路 | |
| WO2003105392A1 (en) | Methods for use with timeslot identifiers in a timeslot-based protocol and apparatus | |
| JPS6350221A (ja) | 無線通信システム | |
| JP2705442B2 (ja) | 同期方式 | |
| JPH04364621A (ja) | 信号伝送装置 | |
| JPH0389735A (ja) | 現用―予備回線切替方法 | |
| JPH01274530A (ja) | ディジタル無線中継方式 | |
| JPS62152234A (ja) | ヒツトレス回線切替方式 | |
| JPH02250446A (ja) | ディジタル無線中継システム | |
| JPH01311740A (ja) | 同期語検出確定方式 | |
| JPH01311739A (ja) | 同期語検出確定方式 | |
| JPH01180143A (ja) | 補助信号伝送方式 |