JPH0782978B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0782978B2 JPH0782978B2 JP60010416A JP1041685A JPH0782978B2 JP H0782978 B2 JPH0782978 B2 JP H0782978B2 JP 60010416 A JP60010416 A JP 60010416A JP 1041685 A JP1041685 A JP 1041685A JP H0782978 B2 JPH0782978 B2 JP H0782978B2
- Authority
- JP
- Japan
- Prior art keywords
- position detection
- electron beam
- film
- mark
- detection mark
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
Landscapes
- Electron Beam Exposure (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電子ビーム露光法を用いる、半導体装置の製
造において、ウエハー上に設けられた、位置検出マーク
の表面処理のプロセスに関する。
造において、ウエハー上に設けられた、位置検出マーク
の表面処理のプロセスに関する。
半導体装置の集積度の向上に伴って、微細パターンの形
成手段として、電子ビームを用いるリソグラフイが、従
来のフオトリソグラフイに代わって用いられつつある。
成手段として、電子ビームを用いるリソグラフイが、従
来のフオトリソグラフイに代わって用いられつつある。
電子ビーム露光装置を用いてLSIを製造する場合、例え
ばシリコン基板上の電子ビーム感光材に、所定の図形
を、直接描画した後、現像およびエッチング処理を行
い、再び電子ビーム感光材を塗布して、異なった図形を
電子ビーム露光する方法が屡行われる。
ばシリコン基板上の電子ビーム感光材に、所定の図形
を、直接描画した後、現像およびエッチング処理を行
い、再び電子ビーム感光材を塗布して、異なった図形を
電子ビーム露光する方法が屡行われる。
このような数次にわたる露光図形を、正確に所定の位置
に描画するために、通常シリコン基板上に、位置検出用
マークを形成しておき、電子ビームでマークを検出する
ことにより、露光パターンの位置を正確に割り出してい
る。
に描画するために、通常シリコン基板上に、位置検出用
マークを形成しておき、電子ビームでマークを検出する
ことにより、露光パターンの位置を正確に割り出してい
る。
位置検出マークを設ける場所としては、特別に位置検出
用のチップを設けるとか、チップ内の素子形成に影響を
あたえない空場所、あるいはスクライブライン上等が用
いられる。
用のチップを設けるとか、チップ内の素子形成に影響を
あたえない空場所、あるいはスクライブライン上等が用
いられる。
位置検出用マークの形状は、種々の方法が考えられてい
るが、一般的にシリコン基板上に、エッチングによって
穴または溝を設けるとか、蒸着により山を設けることが
行われている。
るが、一般的にシリコン基板上に、エッチングによって
穴または溝を設けるとか、蒸着により山を設けることが
行われている。
以下図面により具体的に説明する。第２図は一般的な電
子ビーム露光装置の露光部の概略を示す。数段の電子ビ
ーム収束レンズ系、および偏向電極系を経て、電子ビー
ム１は細いビームとなって、シリコン基板２に照射され
る。シリコン基板よりの反射電子、または二次電子は検
知器３によって検知され、信号処理回路を経て電子計算
機４に送られる。
子ビーム露光装置の露光部の概略を示す。数段の電子ビ
ーム収束レンズ系、および偏向電極系を経て、電子ビー
ム１は細いビームとなって、シリコン基板２に照射され
る。シリコン基板よりの反射電子、または二次電子は検
知器３によって検知され、信号処理回路を経て電子計算
機４に送られる。
第３図（ａ），（ｂ）はシリコン基板に設けられた、一
般的な位置検出マークの形状の上面図および断面図で、
この場合、正方形の孔が設けられている。電子ビームが
左から右とＡ−Ａ方向に、掃引したとき検知器には第４
図のごとき雑音を含んだ信号があらわれる。複数回、掃
引を繰り返し、更に微分回路を通すことによって、平均
をとると、第５図のごとき平滑化された信号を得る。
般的な位置検出マークの形状の上面図および断面図で、
この場合、正方形の孔が設けられている。電子ビームが
左から右とＡ−Ａ方向に、掃引したとき検知器には第４
図のごとき雑音を含んだ信号があらわれる。複数回、掃
引を繰り返し、更に微分回路を通すことによって、平均
をとると、第５図のごとき平滑化された信号を得る。
位置マークの中心部の位置は、第５図の上下に現れた信
号の中間点、Ｂを求めることにより、一軸方向、例えば
Ｘ座標が決定出来る。このようにマークの中心点の位置
のX,Y座標を、シリコン基板上で最低二個所、検知すれ
ば基板上でのすべてのＸ、Ｙ座標が決定するので、あと
は電子計算機に記録された露光パターンに従って、電子
ビーム露光を行う。
号の中間点、Ｂを求めることにより、一軸方向、例えば
Ｘ座標が決定出来る。このようにマークの中心点の位置
のX,Y座標を、シリコン基板上で最低二個所、検知すれ
ば基板上でのすべてのＸ、Ｙ座標が決定するので、あと
は電子計算機に記録された露光パターンに従って、電子
ビーム露光を行う。
LSIの製造は、最初の工程から完成するまでの間に、シ
リコン基板の表面に、酸化、不純物導入、薄膜形成等の
工程とレジスト塗布、パターンニング、エッチング等の
リソグラフイ工程が繰り返し何回も行われる。
リコン基板の表面に、酸化、不純物導入、薄膜形成等の
工程とレジスト塗布、パターンニング、エッチング等の
リソグラフイ工程が繰り返し何回も行われる。
これらのリソグラフイ工程を、すべて電子ビーム露光方
法に依存することは、必ずしも効率的でない。パターン
ニングの精度が比較的低い場合は、マスクを用いたフオ
トリソグラフイ法で、精度の高いパターンニングは、電
子ビーム露光法をと、一つの基板の処理において混用し
て用いるのがよい。
法に依存することは、必ずしも効率的でない。パターン
ニングの精度が比較的低い場合は、マスクを用いたフオ
トリソグラフイ法で、精度の高いパターンニングは、電
子ビーム露光法をと、一つの基板の処理において混用し
て用いるのがよい。
電子ビーム露光用に設けられる、位置検出マークは、最
初の電子ビーム露光法を適用する場合に形成されるが、
それ以後のプロセスにおいて、位置検出マークの形状の
変化のないことが必要である。
初の電子ビーム露光法を適用する場合に形成されるが、
それ以後のプロセスにおいて、位置検出マークの形状の
変化のないことが必要である。
特にマークの段差部の形状がシヤープに表れていない
と、検出信号の感度の低下、雑音の混入等により、最終
的な位置情報の精度が低下、あるいは位置検出不能とな
る場合も起こり得る。
と、検出信号の感度の低下、雑音の混入等により、最終
的な位置情報の精度が低下、あるいは位置検出不能とな
る場合も起こり得る。
位置検出マークは、シリコン基板上のICチップの工程に
従って、必要なそれぞれのプロセスの影響を受けるが、
一度位置検出マークとして、電子ビームの露光を受けた
マークは、その後のエッチング工程で、段差部の形状に
変化を受けることが多く、次の電子ビーム露光時の位置
検出マークとしては使用出来ない場合が多い。
従って、必要なそれぞれのプロセスの影響を受けるが、
一度位置検出マークとして、電子ビームの露光を受けた
マークは、その後のエッチング工程で、段差部の形状に
変化を受けることが多く、次の電子ビーム露光時の位置
検出マークとしては使用出来ない場合が多い。
従って一般的には複数個の位置マークを、一つのグルー
プとして形成しておいて、次のプロセスの位置検出時に
は、グループ内の次の未使用位置検出マークを用いる方
法が採られている。
プとして形成しておいて、次のプロセスの位置検出時に
は、グループ内の次の未使用位置検出マークを用いる方
法が採られている。
以上の説明で明らかな如く、半導体集積回路は、基本的
プロセスを繰り返すことによって完成されるが、今、チ
ップの各機能素子部分のプロセスが終わり、Al配線工程
まで進行したときを考えると、チップ部および位置検出
マーク部の断面図は、それぞれ第６図（ａ）および
（ｂ）のような構造となっている。
プロセスを繰り返すことによって完成されるが、今、チ
ップの各機能素子部分のプロセスが終わり、Al配線工程
まで進行したときを考えると、チップ部および位置検出
マーク部の断面図は、それぞれ第６図（ａ）および
（ｂ）のような構造となっている。
ここで位置検出マーク部のAl被膜７を、Al配線層形成工
程でのエッチング時、除去しない理由は、マーク部のシ
リコン基板を保護するためである。即ちAlのドライエッ
チングに用いられるClを含んだ反応ガスは、マーク部で
Alのみならずシリコン基板にも反応して蝕刻作用を及ぼ
す。
程でのエッチング時、除去しない理由は、マーク部のシ
リコン基板を保護するためである。即ちAlのドライエッ
チングに用いられるClを含んだ反応ガスは、マーク部で
Alのみならずシリコン基板にも反応して蝕刻作用を及ぼ
す。
従って、このようなエッチングされた、シリコン面をも
った位置検出マークは、精度の高い位置検出には利用出
来ない。Al被膜でカバーされたマークは、位置検出マー
クとして充分使用可能であるが、次のPSG形成段階で、A
l被膜の突起の問題が避けられない。
った位置検出マークは、精度の高い位置検出には利用出
来ない。Al被膜でカバーされたマークは、位置検出マー
クとして充分使用可能であるが、次のPSG形成段階で、A
l被膜の突起の問題が避けられない。
半導体集積回路は集積度の向上に伴って、Al配線も益々
微細化し、更に二層配線構造をとることも多くなってき
ている。
微細化し、更に二層配線構造をとることも多くなってき
ている。
第６図で示された、一層目のAl配線７（Al−Ｉ）の上
に、二層目のAl配線（Al−II）を形成するための、絶縁
用PSG（Phospho Silicate Glass）膜８をCVD（Chemical
Vapor Deposition）法で成長させるが、このプロセス
は400℃に近い温度上昇を伴うので、PSG膜成長後の位置
検出マークの断面は、第６図のごとく、アルミ被膜上に
突起９が発生するという問題を生じる。
に、二層目のAl配線（Al−II）を形成するための、絶縁
用PSG（Phospho Silicate Glass）膜８をCVD（Chemical
Vapor Deposition）法で成長させるが、このプロセス
は400℃に近い温度上昇を伴うので、PSG膜成長後の位置
検出マークの断面は、第６図のごとく、アルミ被膜上に
突起９が発生するという問題を生じる。
このアルミ被膜の突起は、PSGのスルーホール形成、次
いで、二層目Al配線（Al−II）のパターンニング等の、
次段以降の工程での電子ビーム露光時、位置検出信号に
雑音となって表れ、位置精度の低下、位置合わせ不能の
状態が発生する。またチップ部での突起９は配線間耐圧
不良の原因ともなる。
いで、二層目Al配線（Al−II）のパターンニング等の、
次段以降の工程での電子ビーム露光時、位置検出信号に
雑音となって表れ、位置精度の低下、位置合わせ不能の
状態が発生する。またチップ部での突起９は配線間耐圧
不良の原因ともなる。
上記に述べた、位置検出マークでのAl被膜の突起は、ス
ルーホール形成、二層目Al配線等の次段以降のパターン
ニング用としては致命的欠陥となる。またチップ側配線
部では、二層配線間の耐圧不良の原因ともなる。
ルーホール形成、二層目Al配線等の次段以降のパターン
ニング用としては致命的欠陥となる。またチップ側配線
部では、二層配線間の耐圧不良の原因ともなる。
本発明では、Al配線層、およびPSG膜を成長させた後、P
SG膜の平坦化プロセスを行い、更にフオトリソグラフイ
法により、位置検出マーク部でのPSG膜をエッチング除
去、更に、Al被膜のエッチング除去を行う。
SG膜の平坦化プロセスを行い、更にフオトリソグラフイ
法により、位置検出マーク部でのPSG膜をエッチング除
去、更に、Al被膜のエッチング除去を行う。
しかるのち、次の工程で直ちに使用する位置検出マーク
を除いて、未使用位置検出マークをフオトレジスト膜に
て保護した後、次のスルーホールの形成、二層目アルミ
配線プロセスと移る方法を提案するものである。
を除いて、未使用位置検出マークをフオトレジスト膜に
て保護した後、次のスルーホールの形成、二層目アルミ
配線プロセスと移る方法を提案するものである。
上記に述べた手段により、Al−Ｉの工程とは分離してマ
ーク部PSG層、およびAl被膜の除去を行うことにより、
スルーホールの形成、Al−II等プロセスにおいて、電子
ビーム露光パターンニング時の、位置合わせは、シヤー
プな二酸化シリコン膜のエッジよりの反射電子を利用す
ることが可能となり、またAl被膜の突起による、粉らわ
しき雑音も無くなるので、マーク検出不能をなくすこと
が可能となった。
ーク部PSG層、およびAl被膜の除去を行うことにより、
スルーホールの形成、Al−II等プロセスにおいて、電子
ビーム露光パターンニング時の、位置合わせは、シヤー
プな二酸化シリコン膜のエッジよりの反射電子を利用す
ることが可能となり、またAl被膜の突起による、粉らわ
しき雑音も無くなるので、マーク検出不能をなくすこと
が可能となった。
更にPSG膜の平坦化プロセスにより、Al配線間のPSG絶縁
膜厚の精度をあげる効果があり、耐圧不良を防止するこ
とが出来る。
膜厚の精度をあげる効果があり、耐圧不良を防止するこ
とが出来る。
以下、本発明による一実施例を図面により説明する。一
層目のAl配線（Al−Ｉ）、および最初のPSG膜の成長工
程までは、従来の技術と同様である。従ってここまでの
工程での完成品は第６図と同様である。簡単のためマー
ク部について図示する。
層目のAl配線（Al−Ｉ）、および最初のPSG膜の成長工
程までは、従来の技術と同様である。従ってここまでの
工程での完成品は第６図と同様である。簡単のためマー
ク部について図示する。
次いで第１図（ａ）のごとく、基板全面にわたって、ド
ライブプロセスによりPSG膜の平坦化エッチングを、Al
被膜上のPSG膜がほぼ無くなるまで行う。次いで基板全
面にわたって、PSG膜を再度成長させる。このときの膜
厚は配線間の耐圧をもたせるのに充分な0.7μｍ程度の
成長をおこなって第１図（ｂ）を得る。
ライブプロセスによりPSG膜の平坦化エッチングを、Al
被膜上のPSG膜がほぼ無くなるまで行う。次いで基板全
面にわたって、PSG膜を再度成長させる。このときの膜
厚は配線間の耐圧をもたせるのに充分な0.7μｍ程度の
成長をおこなって第１図（ｂ）を得る。
次いでフオトレジスト10を全面に塗布して、位置検出マ
ーク部のパターンニングを行い、エッチング処理により
PSG膜８、ついでAl被膜７のエッチング除去を行って、
それぞれ第１図（ｃ）、ついで（ｄ）のごとく二酸化シ
リコン膜のエッジの露出した位置検出マーク部の構造を
得る。
ーク部のパターンニングを行い、エッチング処理により
PSG膜８、ついでAl被膜７のエッチング除去を行って、
それぞれ第１図（ｃ）、ついで（ｄ）のごとく二酸化シ
リコン膜のエッジの露出した位置検出マーク部の構造を
得る。
次いで、基板全面にわたって、レジスト除去プロセスを
行い、更に、利用する位置検出マークを除いた、未使用
位置検出マーク部での段差部の形状の変化を防止するた
め、フオトレジスト11にてマーク部を保護する。以上の
工程を経ることにより、位置検出マーク部の断面構造は
第１図（ｅ）ごとくなり、またその時のチップ部の断面
構造として、第１図（ｆ）を得る。
行い、更に、利用する位置検出マークを除いた、未使用
位置検出マーク部での段差部の形状の変化を防止するた
め、フオトレジスト11にてマーク部を保護する。以上の
工程を経ることにより、位置検出マーク部の断面構造は
第１図（ｅ）ごとくなり、またその時のチップ部の断面
構造として、第１図（ｆ）を得る。
以上の位置検出マーク部の処理工程を経て、次のPSG層
に対するスルーホールの形成工程に移るが、この時の位
置検出は先の工程でフオトレジスト塗布を実施しなかっ
たマークを利用して行う。更に二層目のAl配線層のパタ
ーンニングは、未使用の位置検出マークの保護レジスト
を除去して位置検出を行う。
に対するスルーホールの形成工程に移るが、この時の位
置検出は先の工程でフオトレジスト塗布を実施しなかっ
たマークを利用して行う。更に二層目のAl配線層のパタ
ーンニングは、未使用の位置検出マークの保護レジスト
を除去して位置検出を行う。
以上に説明せる方法を適用することにより、スルーホー
ルの形成、Al−II等の後続のプロセスにおける位置合わ
せ不能はなくなると共に、位置合わせの精度が向上し、
アルミ配線部でのフイールドでの事故も、著しく低減す
ることが可能となった。
ルの形成、Al−II等の後続のプロセスにおける位置合わ
せ不能はなくなると共に、位置合わせの精度が向上し、
アルミ配線部でのフイールドでの事故も、著しく低減す
ることが可能となった。
第１図（ａ）〜（ｅ）にて、本発明にかかわる実施例で
の、位置検出マーク部の工程順断面図、第１図（ｆ）は
同じくスルーホール形成前のチップ部での断面図、 第２図は電子ビーム露光装置の構造図、 第３図は位置検出マークの平面図、および断面図、 第４図、第５図は位置検出信号、 第６図は従来の方法による、スルーホール形成、Al−II
工程に移る前の構造断面図、を示す。 図面において、 １は電子ビーム、 ２はシリコン基板、 ３は信号検知器、 ４は電子計算機、 ５はシリコン基板、 ６は二酸化シリコン膜、 ７はアルミニウム膜、 ８はPSG膜、 ９はアルミニウム被膜突起部、 10,11はレジスト被膜 をそれぞれ示す。
の、位置検出マーク部の工程順断面図、第１図（ｆ）は
同じくスルーホール形成前のチップ部での断面図、 第２図は電子ビーム露光装置の構造図、 第３図は位置検出マークの平面図、および断面図、 第４図、第５図は位置検出信号、 第６図は従来の方法による、スルーホール形成、Al−II
工程に移る前の構造断面図、を示す。 図面において、 １は電子ビーム、 ２はシリコン基板、 ３は信号検知器、 ４は電子計算機、 ５はシリコン基板、 ６は二酸化シリコン膜、 ７はアルミニウム膜、 ８はPSG膜、 ９はアルミニウム被膜突起部、 10,11はレジスト被膜 をそれぞれ示す。
Claims (1)
- 【請求項１】位置検出のため段差を持つ複数のマークを
形成し、その後の電子ビーム露光時には、このマークを
逐次使用して位置検出を行う、電子ビーム露光法を用い
る半導体装置の製造において、アルミニウム配線層と、
その上の層間絶縁膜を形成した後、マーク上に積層した
該層間絶縁膜とアルミニウム被膜を除去する工程と、次
の工程で位置検出に利用するマークを除いて、他の未使
用マークを電子ビームに対し非感光性レジストによっ
て、保護する工程を加えたことを特徴とする半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60010416A JPH0782978B2 (ja) | 1985-01-22 | 1985-01-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60010416A JPH0782978B2 (ja) | 1985-01-22 | 1985-01-22 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61168916A JPS61168916A (ja) | 1986-07-30 |
| JPH0782978B2 true JPH0782978B2 (ja) | 1995-09-06 |
Family
ID=11749540
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60010416A Expired - Fee Related JPH0782978B2 (ja) | 1985-01-22 | 1985-01-22 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0782978B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5627929A (en) * | 1979-08-14 | 1981-03-18 | Fujitsu Ltd | Electron beam projection |
| JPS5989414A (ja) * | 1982-11-15 | 1984-05-23 | Mitsubishi Electric Corp | 半導体基板の位置合せ方法 |
-
1985
- 1985-01-22 JP JP60010416A patent/JPH0782978B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61168916A (ja) | 1986-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4824254A (en) | Alignment marks on semiconductor wafers and method of manufacturing the marks | |
| JP3118899B2 (ja) | アライメントチェックパターン | |
| JP3343026B2 (ja) | 半導体集積回路およびその製造方法 | |
| US6255189B1 (en) | Method of manufacturing a semiconductor device in a silicon body, a surface of said silicon body being provided with an alignment grating and an at least partly recessed oxide pattern | |
| JPS6127631A (ja) | 半導体装置 | |
| US5132252A (en) | Method for fabricating semiconductor devices that prevents pattern contamination | |
| US5858854A (en) | Method for forming high contrast alignment marks | |
| JPH1064796A (ja) | 半導体装置及びその製造方法 | |
| US6601314B2 (en) | Method of manufacturing alignment mark | |
| JPS6211068B2 (ja) | ||
| JPH0782978B2 (ja) | 半導体装置の製造方法 | |
| JP2767594B2 (ja) | 半導体装置の製造方法 | |
| CN114236983A (zh) | 光刻机对位标记的制作方法及晶圆 | |
| JPS6148771B2 (ja) | ||
| JPH0536583A (ja) | 位置合せ方法および半導体集積回路装置の製造方法 | |
| JPS5919355A (ja) | 半導体装置の製造方法 | |
| JPS646542B2 (ja) | ||
| JPS6211783B2 (ja) | ||
| JPS6227155B2 (ja) | ||
| JPH0555111A (ja) | 半導体装置の製造方法 | |
| KR950004909B1 (ko) | 다층레지스트를 이용한 패턴형성방법 | |
| JPH0373526A (ja) | パターン形成方法 | |
| JP2000133572A (ja) | 重ね合わせ精度測定用パターン | |
| JPH08274013A (ja) | 半導体装置の製造方法 | |
| JPH09186221A (ja) | 半導体ウエハの位置合わせ用マーク構造及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |