JPH1064796A - 半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 単にアライメントマークを形成するだけでは
高温スパッタ法によってアルミニウム合金膜を形成した
場合にアライメントマーク以外の領域に比較的大きなグ
レインが生成され、アライメント時にこれをアライマン
トマークと認識し間違えるという問題があった。 【解決手段】 この発明によるアライメントマークは主
となる通常のアライメントマークの周囲に微細アライメ
ントマークを複数個形成し、この微細アライメントマー
クが形成された領域においては、高温スパッタ法によっ
てアルミニウム合金膜を積層した場合でもグレインは大
きく成長することがなく、主となるアライメントマーク
と、その周囲に形成されたグレインとを認識し間違える
ことがなく、正確なアライメントが可能となる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、半導体装置及び
その製造方法に関し、特に、アライメント工程において
誤差なくアライメントを行うために必要なアライメント
マークを備えた半導体装置、及びその製造方法に関す
る。

【０００２】

【従来の技術】通常、半導体装置の製造過程において、
写真製版等を行う前段階でアライメント工程が必ず実施
されており、このアライメントによってウェハ上のチッ
プの配列の確認と補正、露光前の段階でのレチクルとチ
ップとの位置合わせを行い、重ね合わせのズレの発生を
抑制している。

【０００３】また、現在ではＡｌ（アルミニウム）合金
の配線層を形成する技術の一つとして高温下におけるス
パッタリング法（高温スパッタ法）が用いられている。
この高温スパッタ法によるとＡｌ合金を積層すると同時
に、下層の層間絶縁膜等に形成されたコンタクトホール
部等のカバレッジ改善及び積層したＡｌ合金膜の表面の
平坦化が可能であり、この技術は今後のコンタクトホー
ルの埋め込み技術としても有望であると考えられてい
る。

【０００４】しかし、図７に示すように、このアライメ
ントの際に半導体装置１０１上に形成するアライメント
マーク１０２は、従来では単に凸状若しくは凹状の一辺
が数μｍの方形として形成されていたため、高温スパッ
タ法によって半導体基板１０１上にＡｌ膜の成膜を行う
と、図８に示すように直径が数μｍの大きな寸法のグレ
インが発生していた。このため、その後のアライメント
工程において、アライメント装置がこのグレインをアラ
イメントマークとして認識し間違え、誤差のあるアライ
メントを実施してしまう恐れがあった。この重ね合わせ
のズレのための誤差が裕度を越えると最終的に形成され
た半導体装置が正常に動作しない等の問題が発生する場
合があった。

【０００５】また、従来の技術として特開平６−１１２
１０２号公報に、半導体基板１０１上に高温スパッタ法
を用いて成膜を行った後においても誤差なくアライメン
トを行うことが可能となるアライメントマーク１０２が
例示されている。

【０００６】この特開平６−１１２１０２号公報によれ
ば、図９に示すように、このアライメントマーク１０２
は、寸法通りに形成したアライメントマーク１０２の外
周を覆って補助パターンを形成しており、例えばアライ
メントマーク１０２と補助パターン１０３をいずれも凹
状のパターンとして形成した場合、高温スパッタ法によ
って成膜された物質がアライメントマーク１０２を構成
する凹部に流入する前に、補助パターン１０３の凹部に
その物質を流入させ、アライメントマーク１０２の凹部
が埋まってしまうのを抑制し、主となるアライメントマ
ーク１０２の輪郭が高温スパッタ工程後も正確に把握で
きるものであった。

【０００７】ただし、この従来の技術には高温スパッタ
法によるＡｌ又はその合金形成の際に生じるグレインの
形状に起因する重ね合わせのズレについては何ら触れら
れておらず、この技術によってもアライメントマーク１
０２の誤認識につながるという問題を有していた。

【０００８】

【発明が解決しようとする課題】この発明では、高温ス
パッタ法によって、例えばＡｌ膜又はＡｌ合金膜等の成
膜を行った場合においても、アライメントマークを誤認
識することなく良好なアライメントを可能にし、アライ
メント精度を向上させることを目的とするものである。

【０００９】

【課題を解決するための手段】この発明による半導体装
置の半導体基板上に形成されるアライメントマークは、
上記半導体基板上に形成される凸状若しくは凹状の主ア
ライメントマークに加え、上記主アライメントマークの
周囲に複数の微細アライメントマークが形成された状態
であるものである。

【００１０】さらに、この発明による半導体装置の半導
体基板上に形成される微細アライメントマークはホール
パターン若しくはラインアンドスペースパターンからな
る凹状若しくは凸状のパターンであるものである。

【００１１】また、この発明による半導体装置の半導体
基板上に形成される主アライメントマークは数μｍ角の
方形のパターンであり、微細アライメントマークは、そ
の径が０．５〜２．０μｍの大きさのパターンであり、
隣り合う二つの上記微細アライメントマークの間隔が
０．５〜２．０μｍとなるように配置されたホール若し
くはラインパターンの形状であるものである。

【００１２】さらに、この発明による半導体装置の半導
体基板上に形成される微細アライメントマークは、少な
くとも方形状に形成された主アライメントマークの外周
を構成する４辺を取り囲んで、その外周に形成されるも
のである。

【００１３】また、この発明による半導体装置は、高温
スパッタ法によるＡｌ又はＡｌ合金の成膜工程を必要と
する半導体装置であり、上記半導体装置の製造の際に半
導体基板上に形成するアライメントマークは主アライメ
ントマークと上記主アライメントマークを取り囲む微細
アライメントマークを含むものである。

【００１４】さらに、この発明による半導体装置の半導
体基板上に形成されるアライメントマークは、上記半導
体基板上に形成される主アライメントマークと、上記ア
ライメントマークの外周にグレインの生成を抑制する微
細アライメントマークを含むものである。

【００１５】この発明による半導体装置の製造方法は、
半導体装置の製造過程において、高温スパッタ法によっ
てＡｌ又はＡｌ合金の成膜を行う前の段階のアライメン
トに用いるアライメントマークとして、主アライメント
マークに加え、その外周にグレインの生成を抑制する微
細アライメントマークを形成する工程を含むものであ
る。

【００１６】

【発明の実施の形態】

実施の形態１．半導体装置の製造過程において、例えば
半導体基板上にＡｌ合金からなる配線のパターニングを
しようとした場合に、Ａｌ合金の成膜の前に１つのチッ
プに対して少なくとも１つのアライメントマークを形成
する。このアライメントマーク形成後、高温スパッタ法
によってＡｌ合金膜を半導体基板の表面に積層し、さら
に、半導体基板の表面に所定の厚さのレジスト膜を形成
し、その後、パターン形状が描かれたマスク（レチク
ル）と半導体基板にそれぞれ形成されたアライメントマ
ークとを半導体基板を載せたステージの移動によって調
整して一致させ、マスク合わせの処理を行う。

【００１７】次に、マスクに対して光を照射し、レジス
ト膜への露光を行う。その後、半導体基板上のレジスト
膜に対して現像処理を行い、レジストパターンを形成
し、このレジストパターンをエッチングマスクとしてＡ
ｌ合金膜に対してエッチングを行い、所望の形状のＡｌ
合金膜配線を得るという手順で処理を行いＡｌ合金から
なる配線のパターニングが可能になる。

【００１８】図１はこの発明による実施の形態１の半導
体基板上に形成されたアライメントマークの平面図を示
しており、図２（ａ）は平面図の位置Ａ−ＡにおけるＡ
−Ａ断面図を、図２（ｂ）は平面図の位置Ｂ−Ｂにおけ
るＢ−Ｂ断面図を、さらに図２（ｃ）は平面図の位置Ｃ
−ＣにおけるＣ−Ｃ断面図を示している。

【００１９】図１において、符号１は半導体基板を示し
ており、２は半導体基板１上に所定の寸法に形成された
凹状のアライメントマークを構成しており、一辺が２．
０μｍ程度以上の大きさの寸法の方形として形成されて
いる主アライメントマーク（以下アライメントマーク２
と称す。）である。また、アライメントマーク２の周囲
には微細アライメントマークとして０．５〜２．０μｍ
の線幅で０．５〜２．０μｍの間隔をあけて複数の凹状
のラインパターン（ラインアンドスペース）３が形成さ
れた状態となっている。

【００２０】また、この図１のＡ−Ａ断面図である図２
（ａ）は、ラインパターン３に沿って隣接する２つのラ
インパターン３の間の位置における断面図であり、主と
なるアライメントマーク２が凹部として形成されてい
る。

【００２１】さらに、Ｂ−Ｂ断面図である図２（ｂ）
は、図２（ａ）に示したＡ−Ａ断面図からラインパター
ン３の線幅方向に移動した位置での断面図であり、ライ
ンパターン３の凹部に沿った断面図であり、ラインパタ
ーン３の線長方向の寸法が凹部として示されている。

【００２２】また、Ｃ−Ｃ断面図である図２（ｃ）は、
Ｂ−Ｂ断面、Ｃ−Ｃ断面のいずれとも直角に交わり、ア
ライメントマーク２を通る位置での断面図であり、アラ
イメントマーク２が凹状に形成されたその外周部分に、
０．５〜２．０μｍの間隔を挟んで０．５〜２．０μｍ
の凹状の線幅のラインパターン３が配置形成されてい
る。

【００２３】上記の図１に示したようなアライメントマ
ーク２を半導体基板１上に形成した後、半導体基板１の
温度を３５０℃〜５５０℃の温度に保ったままで、Ａｌ
合金をスパッタリング法によって積層する。このＡｌ合
金積層が終わった段階での図１に対応する平面図を図３
に示す。図３においては、最表面にはＡｌ合金膜が積層
されており、アライメントマーク２上ではこのＡｌ合金
のグレインＧ１は、その径が数μｍと大きく、アライメ
ントマーク２の周囲に形成されたラインパターン３の形
成領域においては、生成されたグレインＧ２の径は最大
でも０．５〜２．０μｍ程度の大きさに形成され、少な
くとも、アライメントマーク２と同程度の寸法となるこ
とはない。

【００２４】従来のように、アライメントマーク２の周
囲には何のパターンも形成されていない場合では、アラ
イメントマーク２上及びその周囲の半導体基板１上にも
Ａｌからなるグレインが生成され、アライメントマーク
２の周囲に形成されるグレインの大きさが数μｍの大き
さに達すると、後のアライメント工程において、このグ
レインとアライメントマーク２とを誤認識し、正確なア
ライメントができなくなっていた。

【００２５】しかし、この実施の形態に示したようにア
ライメントマーク２の周囲に微細なラインパターン３を
形成したことで高温スパッタリング法によるＡｌ膜若し
くはＡｌ合金膜の成膜を行っても、図３に示すようにラ
インパターン３上にはこのラインパターン３のピッチ以
上の寸法のグレインは形成されない。

【００２６】従って、この実施の形態１によるアライメ
ントマーク２の周囲に形成されうるグレインの寸法はそ
の径が最大で０．５〜２．０μｍ程度の大きさのものと
なるため、パターンのない平坦部に形成されるグレイン
のように、その径が数μｍと大きく成長することがな
く、生成されるグレインとアライメントマーク２とを誤
認識するという問題は無くなり、正確なマスク合わせが
可能になる。

【００２７】なお、図１には凹状のアライメントマーク
２及びラインパターン３について例示したが、逆に凸状
のアライメントマーク２及びラインパターン３を形成す
ることによっても図１で示した場合と同様に、アライメ
ントパターンの周囲のラインパターンの形成位置に置い
てグレインが成長することを抑制でき、正確にアライメ
ント処理を行うことが可能になる。

【００２８】実施の形態２．次に、この発明の実施の形
態２について説明する。実施の形態１では、アライメン
トマーク２の周辺に形成されているのはラインパターン
３であったが、この実施の形態２においては、図４の平
面図に示すようにラインパターン３のかわりに、０．５
〜２．０μｍ程度の径を持つ凹状のホールパターン４
が、主となるアライメントマーク２の周囲に形成されて
いる。このホールパターン４は０．５〜２．０μｍ程度
のピッチで形成されている。

【００２９】図４に示したアライメントマーク２及びホ
ールパターン４が形成されたパターン上に、実施の形態
１と同様に高温スパッタリング法によりアルミニウム合
金膜の成膜を行った場合、図５に示すように、アライメ
ントマーク２上には径が数μｍと大きなグレインＧ１が
発生するが、その周囲のホールパターン４が形成された
位置には、ホールパターン４のピッチである０．５〜
２．０μｍ以下の径のグレインＧ２が形成されるという
ものである。よって、その後のアライメント工程におい
てアライメントマーク２の周囲に形成したグレインをア
ライメントマーク２と誤認識することはなく、正確なア
ライメントが可能となる。

【００３０】さらに、図４のＡ−Ａ断面図を見た場合、
アライメントマーク２及びその周囲に形成するホールパ
ターン４が凸状のパターンとして形成された場合は、Ａ
−Ａ断面図は図６（ａ）に示す状態となる。また、アラ
イメントマーク２及びホールパターン４も凹状のパター
ンとして形成することも可能であり、そのＡ−Ａ断面図
は図６（ｂ）に示す状態となる。

【００３１】また、アライメントマーク２を凸状に、ホ
ールパターン４を凹状に形成することによっても同様の
効果を得ることが可能であり、逆にアライメントマーク
２を凹状に、ホールパターン４を凸状に形成することも
可能であり、いずれの場合も高温スパッタ法によってＡ
ｌ合金等の積層を行っても、その後のアライメント工程
において正確にアライメントマーク２を認識し、マスク
合わせ等を正確に行うことが可能となる。

【００３２】また、上記の実施の形態１、２において
も、アライメントマーク２は一辺が数μｍの大きさの方
形である例を示したが、これに限らず、例えは楕円、
円、所定幅以上の線等、その他の図形の組み合わせ（十
字、Ｌ字状等）によって形成されることも考えられ、そ
れらの場合においても、アライメントマーク２の周辺に
ラインパターン３若しくはホールパターン４等の微細パ
ターンを配置形成しておくことにより、正確にアライメ
ントを行うことができ、マスク合わせを精度良く行うこ
とが可能である。また精度良くチップの配列に関する補
正を行うことが可能である。

【００３３】また、半導体基板状のアライメントマーク
２の周囲に配置形成する微細パターンの形状はラインパ
ターン３やホールパターン４に限定されるものではな
く、他の形状を用いても良く、０．５〜２．０μｍ程度
の寸法の径、幅を持つパターンが、０．５〜２．０μｍ
程度のピッチで配置された状態を作ることによって、ア
ライメントマーク２を正確に検出することが可能になる
というものである。

【００３４】

【発明の効果】この発明による半導体装置によれば、半
導体基板上に形成するアライメントマークの周囲に微細
アライメントマークを形成したために、高温スパッタ法
によってＡｌ若しくはＡｌ合金膜を上層に積層した場合
においても、その後のアライメント時に、アライメント
マークの周囲に形成されうるグレインが大きく成長する
のを阻害できるため、グレインをアライメントマークと
認識し間違って、アライメント誤差を生じる恐れがな
く、正確なアライメントを可能にする。

【００３５】さらに、この発明による半導体装置によれ
ば、半導体基板上のアライメントパターンの周囲に形成
する微細アライメントマークは、ホールパターン、若し
くはラインアンドスペースパターンとすることによっ
て、この領域に高温スパッタ法によるＡｌ若しくはＡｌ
合金の積層によっても、グレインを大きく成長させるこ
となく、従ってアライメント時にグレインとアライメン
トマークとを誤認識させることがなく、正確なアライメ
ントを可能にするものである。

【００３６】また、数μｍ角の方形のアライメントマー
クに対し、その外周に形成する微細アライメントマーク
の寸法を０．５〜２．０μｍ程度の径、若しくは幅と
し、さらに二つの微細アライメントマークの間隔を０．
５〜２．０μｍ程度とすることにより、高温スパッタ法
によってＡｌ若しくはＡｌ合金膜の成膜を行っても外周
に生成されるグレインの粒子の径は０．５〜２．０μｍ
以下の寸法のものとして形成されるようになるため、ア
ライメントメークとその周囲に形成されるグレインとの
寸法差が拡大し、より正確にアライメントマークを検知
でき、よってマスク合わせによるアライメント誤差の発
生を抑制することが可能になる。

【００３７】また、少なくとも方形であるアライメント
マークの四辺を取り囲んで微細アライメントマークを形
成することで、上記の場合と同様に、アライメントを正
確に行うことが可能となる。

【００３８】さらに、高温スパッタ工程をその製造過程
に含む半導体装置には、その表面にアライメントマーク
を形成する場合、このアライメントマークの周囲に付加
的に微細アライメントマークを形成することによって、
アライメントマークの外周においてグレインの成長を阻
害し、その後のアライメント時においてグレインとアラ
イメントマークを認識し間違うことがなく、精度の良い
アライメントを行うことが可能になる。

【００３９】また、アライメントマークの周辺に高温ス
パッタ法によるＡｌ若しくはＡｌ合金の成膜によっても
グレインの成長を阻害する微細アライメントマークを形
成しているため、グレインとアライメントマークとの誤
認識によるアライメント誤差の発生を抑制でき、精度の
良いアライメントを実施することが可能になる。

【００４０】さらに、この半導体装置の製造方法によれ
ば、主アライメントマークと微細アライメントマークを
形成する工程を含んでいるため、高温スパッタ法によっ
てＡｌ若しくはＡｌ合金を形成した場合においても微細
アライメントマークを形成した位置には大きなグレイン
は生成されず、主アライメントパターンの形状が正確に
確認できるため、精度の良いアライメントを実施するこ
とが可能になる。

【図面の簡単な説明】

【図１】 この発明の実施の形態１を示す半導体装置の
平面図である。

【図２】 この発明の実施の形態１を示す半導体装置の
断面図である。

【図３】 この発明の実施の形態１を示す半導体装置の
平面図である。

【図４】 この発明の実施の形態２を示す半導体装置の
平面図である。

【図５】 この発明の実施の形態２を示す半導体装置の
平面図である。

【図６】 この発明の実施の形態２を示す半導体装置の
断面図である。

【図７】 従来の技術を示す図である。

【図８】 従来の技術を示す図である。

【図９】 従来の技術を示す図である。

【符号の説明】

１．半導体基板 ２．アライメントマーク ３．ラインパターン ４．ホールパターン

Claims (7)

【特許請求の範囲】
1. 【請求項１】 半導体基板上に形成されるアライメント
   マークは、上記半導体基板上に形成される凸状若しくは
   凹状の主アライメントマークに加え、上記主アライメン
   トマークの周囲に複数の微細アライメントマークが形成
   された状態であることを特徴とする半導体装置。
2. 【請求項２】 微細アライメントマークはホールパター
   ン若しくはラインアンドスペースパターンからなる凹状
   若しくは凸状のパターンであることを特徴とする請求項
   １記載の半導体装置。
3. 【請求項３】 主アライメントマークは数μｍ角の方形
   のパターンであり、微細アライメントマークは、その径
   が０．５〜２．０μｍの大きさのパターンであり、隣り
   合う二つの上記微細アライメントパターンの間隔が０．
   ５〜２．０μｍとなるように配置されたホール若しくは
   ラインパターンの形状であることを特徴とする請求項１
   若しくは２のいずれか一項記載の半導体装置。
4. 【請求項４】 微細アライメントマークは、少なくとも
   方形状に形成された主アライメントマークの外周を構成
   する四辺を取り囲んで、その外周に形成されることを特
   徴とする請求項１〜３のいずれか一項記載の半導体装
   置。
5. 【請求項５】 高温スパッタリング法によるアルミニウ
   ム又はアルミニウム合金の成膜工程を必要とする半導体
   装置において、上記半導体装置の製造の際に半導体基板
   上に形成するアライメントマークは主アライメントマー
   クと上記主アライメントマークを取り囲む微細アライメ
   ントマークを含むことを特徴とする請求項１〜４のいず
   れか一項記載の半導体装置。
6. 【請求項６】 半導体基板上に形成されるアライメント
   マークは、上記半導体基板上に形成される主アライメン
   トマークと、上記アライメントマークの外周にグレイン
   の生成を抑制する微細アライメントマークを含むことを
   特徴とする半導体装置。
7. 【請求項７】 半導体装置の製造過程において、高温ス
   パッタリング法によってアルミニウム又はアルミニウム
   合金の成膜を行う前の段階のアライメントに用いるアラ
   イメントマークとして、主アライメントマークに加え、
   その外周にグレインの生成を抑制する微細アライメント
   マークを形成する工程を含むことを特徴とする半導体装
   置の製造方法。