JPH0783215B2 - ピ−ク検波回路 - Google Patents
ピ−ク検波回路Info
- Publication number
- JPH0783215B2 JPH0783215B2 JP60198930A JP19893085A JPH0783215B2 JP H0783215 B2 JPH0783215 B2 JP H0783215B2 JP 60198930 A JP60198930 A JP 60198930A JP 19893085 A JP19893085 A JP 19893085A JP H0783215 B2 JPH0783215 B2 JP H0783215B2
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- transistor
- voltage
- resistor
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
Description
【発明の詳細な説明】 〔発明の技術分野〕 この発明は、例えば集積回路化された自動利得制御回路
に使用されるピーク検波回路に関する。
に使用されるピーク検波回路に関する。
例えば、ビデオテープレコーダにおいて、ビデオヘッド
を介して得られたFM信号の振幅を一定に保つためには自
動利得制御回路（以下AGC回路と称する）が用いられ
る。この回路は一般に自動利得制御増幅器と、この出力
振幅が一定値を越えるとこの増幅に応じて検波出力を得
るピーク検波回路と、この検波出力を平滑する低減フィ
ルタで構成され、低減フィルタの出力をAGC増幅器の利
得制御端子に供給し利得を制御することで、AGC増幅器
の出力電圧を一定に保っている。
を介して得られたFM信号の振幅を一定に保つためには自
動利得制御回路（以下AGC回路と称する）が用いられ
る。この回路は一般に自動利得制御増幅器と、この出力
振幅が一定値を越えるとこの増幅に応じて検波出力を得
るピーク検波回路と、この検波出力を平滑する低減フィ
ルタで構成され、低減フィルタの出力をAGC増幅器の利
得制御端子に供給し利得を制御することで、AGC増幅器
の出力電圧を一定に保っている。
第３図は上記のピーク検波回路の例を示すものである。
トランジスタQ1,Q2,電流源11は差動増幅器を構成し、ト
ランジスタQ1,Q2のベースにはそれぞれ第1,第２のレベ
ルシフト回路からの信号が供給される。第１のレベルシ
フト回路はトランジスタQ4,電流源12で構成され、第２
のレベルシフト回路はトランジスタQ5,電流源13,抵抗R3
で構成されており、第1,第２のレベルシフト回路からの
信号は直流的にオフセットをもつように設定されてい
る。そして、トランジスタQ4,Q5のベースに差動電圧信
号VI1,VI2が供給される。そして検波出力は抵抗R1また
はR2の端子からとりだされ、次段の低減フィルタに供給
される。
トランジスタQ1,Q2,電流源11は差動増幅器を構成し、ト
ランジスタQ1,Q2のベースにはそれぞれ第1,第２のレベ
ルシフト回路からの信号が供給される。第１のレベルシ
フト回路はトランジスタQ4,電流源12で構成され、第２
のレベルシフト回路はトランジスタQ5,電流源13,抵抗R3
で構成されており、第1,第２のレベルシフト回路からの
信号は直流的にオフセットをもつように設定されてい
る。そして、トランジスタQ4,Q5のベースに差動電圧信
号VI1,VI2が供給される。そして検波出力は抵抗R1また
はR2の端子からとりだされ、次段の低減フィルタに供給
される。
第４図は第３図の回路の出力信号例を示している。信号
VB1,VB2はそれぞれ前記差動電圧信号VI1,VI2がレベルシ
フト回路を通った結果得られた信号である。また、信号
VO1はトランジスタQ1のコレクタに得られる検波出力で
ある。入力信号のレベルが所定レベル、つまり検波レベ
ルVDETを越えると検波波形を得ることができる。ここで
検波レベルVDETは、VDET＝R3×13とあらわせる。
VB1,VB2はそれぞれ前記差動電圧信号VI1,VI2がレベルシ
フト回路を通った結果得られた信号である。また、信号
VO1はトランジスタQ1のコレクタに得られる検波出力で
ある。入力信号のレベルが所定レベル、つまり検波レベ
ルVDETを越えると検波波形を得ることができる。ここで
検波レベルVDETは、VDET＝R3×13とあらわせる。
上記したピーク検波回路は、第４図からもわかるよう
に、入力信号の１周期に一回しか検波出力波形を得られ
ない。従って、検波効率が劣り、必要な検波感度を得る
ためには後段で増幅器の利得を上げる必要がある。また
１周期に一回した検波出力波形が得られないために、次
段の低域フィルタで平滑された波形の振幅が大きくなり
望ましくない。
に、入力信号の１周期に一回しか検波出力波形を得られ
ない。従って、検波効率が劣り、必要な検波感度を得る
ためには後段で増幅器の利得を上げる必要がある。また
１周期に一回した検波出力波形が得られないために、次
段の低域フィルタで平滑された波形の振幅が大きくなり
望ましくない。
この発明は、上記の事情に鑑みなされたもので、検波効
率を向上することで検波感度を良くし、次段の低域フィ
ルタの出力の振幅変動も小さくなるピーク検波回路を提
供することを目的とする。
率を向上することで検波感度を良くし、次段の低域フィ
ルタの出力の振幅変動も小さくなるピーク検波回路を提
供することを目的とする。
本発明は、２つの差動入力信号の同相電圧とは一定電圧
だけ異なる電圧を基準電圧とし、これと前記差動入力信
号のうちのいずれか高い方の電圧を有する入力信号とを
比較することで全波による検波を可能とするものであ
る。
だけ異なる電圧を基準電圧とし、これと前記差動入力信
号のうちのいずれか高い方の電圧を有する入力信号とを
比較することで全波による検波を可能とするものであ
る。
以下この発明の実施例を図面を参照して説明する。
第１図はこの発明の一実施例であり、極性の異なる信号
つまり差動入力信号VI1,VI2はトランジスタQ14,Q15のベ
ース入力端子にそれぞれ供給される。トランジスタQ14
はコレクタが電源ラインに接続され、エミッタが抵抗R1
4、電流源I12を介して接地され、レベルシフト回路を構
成している。またトランジスタQ15はコレクタが電源ラ
インに接続され、エミッタが抵抗R15、電流源I13を介し
て接地され、レベルシフト回路を構成している。
つまり差動入力信号VI1,VI2はトランジスタQ14,Q15のベ
ース入力端子にそれぞれ供給される。トランジスタQ14
はコレクタが電源ラインに接続され、エミッタが抵抗R1
4、電流源I12を介して接地され、レベルシフト回路を構
成している。またトランジスタQ15はコレクタが電源ラ
インに接続され、エミッタが抵抗R15、電流源I13を介し
て接地され、レベルシフト回路を構成している。
上記各レベルシフト回路の出力、つまり抵抗R14,R15の
端子の出力はそれぞれトランジスタQ11,Q12のベースに
供給される。
端子の出力はそれぞれトランジスタQ11,Q12のベースに
供給される。
トランジスタQ11,Q12は、そのエミッタ・コレクタ電流
路が並列接続され、共通のコレクタは、抵抗R11を介し
て電源ラインに接続され、共通エミッタは、トランジス
タQ11,Q12に対応するトランジスタQ13のエミッタに接続
される。またこれらエミッタは電流源I11を介して接地
される。そして、トランジスタQ13のコレクタは抵抗R12
を介して電源ラインに接続されている。更にトランジス
タQ13のベースには、前記トランジスタQ11,Q12のベース
に入力される差動入力信号の同相電圧に一定電圧を加え
た電圧を基準電圧として供給するべくトランジスタQ14,
Q15のエミッタ間に接続された抵抗R16,R17の合成電圧、
つまり中間電圧を供給している。
路が並列接続され、共通のコレクタは、抵抗R11を介し
て電源ラインに接続され、共通エミッタは、トランジス
タQ11,Q12に対応するトランジスタQ13のエミッタに接続
される。またこれらエミッタは電流源I11を介して接地
される。そして、トランジスタQ13のコレクタは抵抗R12
を介して電源ラインに接続されている。更にトランジス
タQ13のベースには、前記トランジスタQ11,Q12のベース
に入力される差動入力信号の同相電圧に一定電圧を加え
た電圧を基準電圧として供給するべくトランジスタQ14,
Q15のエミッタ間に接続された抵抗R16,R17の合成電圧、
つまり中間電圧を供給している。
従って、この回路の各部の信号を示すと、第２図のよう
になり入力信号に対応するトランジスタQ11,Q12のベー
ス電位VB1,VB2の振幅が所定レベル、つまりトランジス
タQ13のベース電位VB3を越えると、検波出力波形が得ら
れる。
になり入力信号に対応するトランジスタQ11,Q12のベー
ス電位VB1,VB2の振幅が所定レベル、つまりトランジス
タQ13のベース電位VB3を越えると、検波出力波形が得ら
れる。
上記の回路において、トランジスタQ14,Q15のベースに
供給される差動入力信号をVI1,VI2とし、その差動電圧
をVd、同相電圧をVcとすると、VI1,VI2は、 VI1＝Vc＋Vd VI2＝Vc−Vd と現され、トランジスタQ11,Q12,Q13のベース電圧をVB
1,VB2,VB3とし、ベース・エミッタ接合電圧をVJとする
と、 VB1＝VI1−VJ−（R4）（I12） ＝｛Vc−VJ−（R4）（I12）｝＋Vd VB2＝VI2−VJ−（R5）（I13） ＝｛Vc−VJ−（R5）（I13）｝−Vd VB3＝｛（VI1−VJ）＋（VI2−VJ）｝ ×（R7）／（R6＋R7） ＝（Vc−VJ）×（2R7）／（R6＋R7） R4〜R7は抵抗R14〜R17の値 ここで、R4＝R5,R6＝R7とすると、 VB1＝｛Vc−VJ−（R4）（I12）｝＋Vd VB2＝｛Vc−VJ−（R4）（I12）｝−Vd VB3＝Vc−VJ と現わすことができる。
供給される差動入力信号をVI1,VI2とし、その差動電圧
をVd、同相電圧をVcとすると、VI1,VI2は、 VI1＝Vc＋Vd VI2＝Vc−Vd と現され、トランジスタQ11,Q12,Q13のベース電圧をVB
1,VB2,VB3とし、ベース・エミッタ接合電圧をVJとする
と、 VB1＝VI1−VJ−（R4）（I12） ＝｛Vc−VJ−（R4）（I12）｝＋Vd VB2＝VI2−VJ−（R5）（I13） ＝｛Vc−VJ−（R5）（I13）｝−Vd VB3＝｛（VI1−VJ）＋（VI2−VJ）｝ ×（R7）／（R6＋R7） ＝（Vc−VJ）×（2R7）／（R6＋R7） R4〜R7は抵抗R14〜R17の値 ここで、R4＝R5,R6＝R7とすると、 VB1＝｛Vc−VJ−（R4）（I12）｝＋Vd VB2＝｛Vc−VJ−（R4）（I12）｝−Vd VB3＝Vc−VJ と現わすことができる。
よって、VB3はVB1,VB2の同相電圧｛Vc−VJ−（R4）（I1
2）｝に一定電圧（R4）（I12）＝VDET/2を加えた電圧と
なっている。
2）｝に一定電圧（R4）（I12）＝VDET/2を加えた電圧と
なっている。
よって、第２図に示すように、入力信号の振幅が一定電
圧VDET以下のときは、出力VO1,VO2は一定で、VDET以上
のときは、その大きさに応じて検波出力波形が半周期ご
とに出力され、全波のピーク検波を実現する。
圧VDET以下のときは、出力VO1,VO2は一定で、VDET以上
のときは、その大きさに応じて検波出力波形が半周期ご
とに出力され、全波のピーク検波を実現する。
以上説明したように、この発明の回路によると、入力の
１周期に２回の検波出力波形を得るので、検波効率が良
く高い検波感度を得られ、また後段の低域フィルタで平
滑された出力波形の振幅の変動を低減できる。更に、素
子は抵抗２個、トランジスタ１個の増加でよく消費電流
の増加はない。
１周期に２回の検波出力波形を得るので、検波効率が良
く高い検波感度を得られ、また後段の低域フィルタで平
滑された出力波形の振幅の変動を低減できる。更に、素
子は抵抗２個、トランジスタ１個の増加でよく消費電流
の増加はない。
第１図はこの発明の一実施例を示す回路図、第２図は第
１図の各部の信号波形図、第３図は従来のピーク検波回
路図、第４図は第３図の各部信号波形図である。 Q11〜Q15……トランジスタ、R11〜R17……抵抗。
１図の各部の信号波形図、第３図は従来のピーク検波回
路図、第４図は第３図の各部信号波形図である。 Q11〜Q15……トランジスタ、R11〜R17……抵抗。
Claims (1)
- 【請求項１】第１の差動入力信号がそれぞれのベースに
供給される第１と第２のトランジスタと、 前記第１と第２のトランジスタの出力部にそれぞれ第１
と第２の抵抗を介して接続された第１と第２の電流源
と、 前記第１の抵抗と前記第１の電流源の接続点、前記第２
の抵抗と前記第２の電流源の接続点の各信号が、それぞ
れのベースに供給され、コレクタ・エミッタ路が並列接
続された第３、第４のトランジスタと、 前記第３、第４のトランジスタの共通エミッタにエミッ
タを直結接続して、前記第３、第４のトランジスタとと
もに差動増幅回路を形成する第５のトランジスタと、 前記第１と第２のトランジスタの出力部間に直列接続さ
れた第３、第４の抵抗と、 前記第３と第４の抵抗の接続点の電圧を基準電圧として
前記第５のトランジスタのベースに供給する手段とを具
備したことを特徴とするピーク検波回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60198930A JPH0783215B2 (ja) | 1985-09-09 | 1985-09-09 | ピ−ク検波回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60198930A JPH0783215B2 (ja) | 1985-09-09 | 1985-09-09 | ピ−ク検波回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6259402A JPS6259402A (ja) | 1987-03-16 |
| JPH0783215B2 true JPH0783215B2 (ja) | 1995-09-06 |
Family
ID=16399331
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60198930A Expired - Lifetime JPH0783215B2 (ja) | 1985-09-09 | 1985-09-09 | ピ−ク検波回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0783215B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2547355B2 (ja) * | 1990-07-24 | 1996-10-23 | 矢崎総業株式会社 | 耐白蟻性塩化ビニル組成物 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6146566A (ja) * | 1984-08-13 | 1986-03-06 | Victor Co Of Japan Ltd | 絶対値回路 |
-
1985
- 1985-09-09 JP JP60198930A patent/JPH0783215B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6259402A (ja) | 1987-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2063604A (en) | Amplifier circuit | |
| US4621206A (en) | Level detector | |
| JP3719853B2 (ja) | 信号処理回路装置 | |
| JPH0783215B2 (ja) | ピ−ク検波回路 | |
| US4945314A (en) | Amplifier arrangement with saturation detection | |
| US4318050A (en) | AM Detecting circuit | |
| JPS62100084A (ja) | 自動利得制御回路 | |
| JPH05102755A (ja) | 差動増幅器 | |
| JP2902277B2 (ja) | エミッタホロワ出力電流制限回路 | |
| JPH03112214A (ja) | 電圧比較回路 | |
| JP2691632B2 (ja) | ゲイン可変型増幅回路 | |
| JP2716560B2 (ja) | 半導体集積回路 | |
| JPH0441612Y2 (ja) | ||
| JPS5816272Y2 (ja) | シユミツト回路 | |
| JPS6216015Y2 (ja) | ||
| JP3326635B2 (ja) | アンプ回路 | |
| JPH0419881Y2 (ja) | ||
| JPH05226949A (ja) | 増幅回路 | |
| JPH05343920A (ja) | 正負波形分離回路 | |
| JPH0818395A (ja) | フィルター回路 | |
| JPH01305609A (ja) | 出力回路 | |
| JPS62234406A (ja) | 電力増幅回路 | |
| JPS6148283B2 (ja) | ||
| JPS60240202A (ja) | 信号処理回路 | |
| JPH0465680A (ja) | ピーク検出回路 |