JPH0783216B2 - 半波整流器 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はMOS型集積回路に関し、特にMOS型集積回路にお
ける半波整流器に関する。

〔従来の技術〕

従来、この種のMOS型集積回路上に半波整流器を構成す
るためには、例えばスイッチトキャパシタ回路で構成さ
れる半波整流器がある。（例えばP.E.Allen and E.Sanc
hex Sine−ncio:“Switched capacitor circu−its"Van
Nostrand Reinhold Co（1984））。

〔発明が解決しようとする問題点〕

上述した従来の半波整流器は回路規模が大きくなるとい
う欠点がある。

上述した従来の半波整流器回路に対し、本発明はMOS集
積回路においてバランスをくずした一対の差動対で構成
出来るという独創的内容を有する。

〔問題点を解決するための手段〕

本発明の半波整流器はトランジスタのゲート幅とゲート
長の比が互いに異なる２つのトランジスタから成る差動
対を有している。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図は本発明の第一の実施例を示す回路図である。同
図においてM1,M2はＮチャンネルトランジスタであり、I
_SSは定電流源を示す。そしてトランジスタM1およびM2の
ゲート幅とゲート長の比をそれぞれW1/L1,W2/L2とし、 （W2/L2）／（W1/L1）＝ｋ（≠１） ……（１） とおく。ここでｋ＞１として考えても一般性を失わな
い。

トランジスタM1およびM2のドレイン電流をそれぞれI_d1
およびI_d2、ゲート電圧をV_gs1およびV_gs2とすると I_d1＝α（V_gs1−V_t）^２ （２） I_d2＝ｋα（V_gs2−V_t）^２ （３） ただし、V_tはトランジスタM1およびM2のスレッショルド
電圧であり、αはトランジスタのデバイスパラメータで
決まる定数である。

また I_d1＋I_d2＝I_ss （４） V_gs1−V_gs2＝ΔVi （５） とおける。

（１）〜（５）式より が求まる。（６）式において、第３項の は第２図に示すように、入力信号ΔViに対してΔVi＝０
の点を点対称とする曲線になることが知られている。一
方、第１項の は第２図に示すように、入力信号ΔViに対して２次曲線
となる。第２項の は、第１項の２次曲線のｙ切片と考えて良い。

従って、第２図に示すようにｋを大きくしていった時の
I_d1の特性は傾きが次第に小さくなるとともに負入力時
のI_d1の値も小さくなるので、半波整流特性を持つこと
がわかる。一方、I_d2の特性はI_d1の差動出力となってい
るから同様に半波整流特性を持つ。

すなわち第１図のようにトランジスタM3およびM4から成
るカレントミラー回路により、トランジスタM2のドレイ
ン電流をモニター出来る。ここで、カレントミラ回路出
力に抵抗R1を接続すれば電流出力が電圧に変換できる。

第３図はｋ＝10としてシミュレーションしたΔVi−I_d1
特性をもとに入力信号ΔViが正弦波の場合のId₁の特性
を時間軸ｔについて示してある。

第４図は本発明の第二の実施例の回路図である。M1およ
びM2はトランジスタ、R1は抵抗、C1はコンデンサ、I_SS
は定電流源、ΔViは入力信号であり交流信号V_DDは電源
電圧である。このとき交流入力信号ΔViに対して直流出
力電圧V₀は第５図に示すようになる。

〔発明の効果〕

以上説明したように本発明はトランジスタのゲート幅と
ゲート長の比が互いに異なる２つのトランジスタによっ
て差動対を構成することにより、半波整流器を実現出来
る効果がある。

【図面の簡単な説明】

第１図は本発明の第１の実施例を示す回路図、第２図は
第１図の特性図、第３図は第１図においてｋ＝10とした
場合のシミュレーション値、第４図は本発明の第２の実
施例を示す回路図、第５図は第４図の特性図である。 M1,M2,M3,M4……トランジスタ、R1……抵抗、C1……コ
ンデンサ、I_SS……定電流源。

Claims (1)

【特許請求の範囲】
1. 【請求項１】定電流駆動され、トランジスタのゲート幅
   （Ｗ）とゲート長（Ｌ）の比（W/L）が互いに異なる２
   つのトランジスタからなる差動対から構成され、前記差
   動対を構成する２つのゲート間に信号が入力され、ドレ
   イン電流を出力とすることを特徴とする半波整流器。