JPH0783507B2 - 走査検出インタフエ−ス回路 - Google Patents

Description

【発明の詳細な説明】 〔概要〕 それぞれ入力電流と同一の出力電流を出力する二つの出
力端子を有するカレントミラーと、電流制限回路と、電
圧補償回路とを用いて、小形化に適した、消費電力を削
減可能な走査検出インタフェース回路を構成する。

〔産業上の利用分野〕

本発明はディジタル交換機の加入者回路に使用される走
査検出インタフェース回路の改良に関する。

ディジタル交換機の加入者回路は、収容加入者に供給す
る通話電流を監視し、監視結果を走査出力として呼処理
を行う制御回路に通知する。通話電流の監視方法として
は、通話電流に比例した監視電圧を所定の閾値電圧と比
較し、該監視電圧が閾値電圧以上となった場合に走査出
力を出力している。

加入者に供給される通話電流は、通常＋極を接地した交
換機主電源から供給される為、前記監視電圧も地気に対
し負電圧となる。

一方加入者回路を小形化する為に、前記監視電圧と閾値
電圧との比較回路も、例えばCMOS比較器等の＋５ボルト
の単一電源で作動する回路で構成されることが望まれ
る。その為には、前記監視電圧も地気に対し正電圧であ
る必要がある。従って前記通話電流に比例した負電圧を
極性反転し、正電圧に変換する必要が生ずる。

かかる極性反転に用いられる回路も、極力構成部品数が
少なく、且つ消費電力の少ない回路により実現すること
が、当該加入者回路の小形化および高密度実装化にとり
強く要望される。

〔従来の技術〕

第３図はディジタル交換機の加入者回路における従来あ
る走査検出インタフェース回路の一例を示す図である。

第３図において、給電監視回路１は、−48ボルトの交換
機主電源から、加入者２に対し通話電流I_Lを供給すると
共に、通話電流I_Lに比例した監視電圧V₀（負電圧）を、
通話電流I_Lを監視する為に出力する。

該監視電圧V₀は、演算増幅器３、抵抗４および５から構
成される走査検出インタフェース回路６に伝達され、監
視電圧V₀と絶対値が等しく、極性の異なる出力電圧V
₁（正電圧）に変換され、比較器７に伝達される。

比較器７は、伝達された出力電圧V₁を閾値電圧V_thと比
較し、出力電圧V₁が閾値電圧V_thより低い場合には、出
力する走査出力SCNを論理値０に設定し、出力電圧V₁が
閾値電圧V_th以上となる場合には、出力する走査出力SCN
を論理値１に設定する。

〔発明が解決しようとする問題点〕

以上の説明から明らかな如く、従来ある走査検出インタ
フェース回路６は、演算増幅器３を主体として構成され
ていた。該演算増幅器３は、多数のトランジスタ等から
構成され、また監視電圧V₀が０ボルトの場合にも若干の
電力を消費する為、当該加入者回路の小形化を損なう恐
れがあった。

〔問題点を解決するための手段〕

第１図は本発明の原理を示す図である。

第１図において、走査検出インタフェース回路６′は、
それぞれ入力電流と同一の出力電流を出力する第１の出
力端子82および第２の出力端子83を有するカレントミラ
ー８と、 カレントミラー８の入力端子81に接続される入力抵抗９
と、 入力端子81と入力抵抗９との間に挿入され、所定値以上
の入力電流を制限する電流制限回路10と、 カレントミラー８の第１の出力端子82に接続される出力
抵抗11と、 カレントミラー８の第２の出力端子83に接続され、前記
入力抵抗９と前記電流制限回路10との接続点の電位を、
前記入力電流が前記所定値以下の場合に所定電位に補償
する電圧補償回路12とから構成される。

〔作用〕

即ち本発明によれば、従来ある走査検出インタフェース
回路に比しトランジスタ等の部品数の少ない走査検出イ
ンタフェース回路が実現され、また入力電圧が０ボルト
の場合には内部消費電力が殆ど０となり、更に、入力電
流が所定値以下の場合には、入力電圧の出力電圧との絶
対値は高精度に比例するが、入力電流が前記所定値以上
となると入力電流は制限されて消費電力が削減される走
査検出インタフェース回路が実現され、当該加入者回路
の小形化および高密度実装化が促進される。

〔実施例〕

以下、本発明の一実施例を図面により説明する。

第２図は本発明の一実施例による走査検出インタフェー
ス回路を示す図である。

第２図において、カレントミラー８は、トランジスタ84
乃至87から構成され、また電流制限回路10は、トランジ
スタ101および102から構成される。

なお入力抵抗９は抵抗91および92に分割され、分割中点
にトランジスタ92のエミッタが接続されている。

電圧補償回路12は、トランジスタ121と、それぞれ等し
い抵抗値（例えば20乃至40キロオーム）を有する抵抗12
2および123とから構成される。

カレントミラー８は、入力端子81に流れる入力電流I₀と
等しい出力電流I₁およびI₂を、各出力端子82および83か
ら出し、出力電流I₁は走査検出インタフェース回路６′
の出力抵抗11を介して地電位に流れ、出力電流I₂は電圧
補償回路12に流れる。

電圧補償回路12のトランジスタ121は、エミッタE₁₂₁を
接地され、ベースB₁₂₁のコレクタC₁₂₁とを抵抗123によ
り接続されているので、カレントミラー８の出力電流I₂
がトランジスタ121に流れると、トランジスタ121のベー
ス電位V_B121は、トランジスタ121のベースエミッタ間電
圧V_BE121（≒0.7ボルト）となり〔V_B121＝V_BE121〕、ま
たトランジスタ121のコレクタ電位V_C121は、トランジス
タ121のベース電流I_B121により抵抗123の両端に生ずる
電圧降下V₁₂₃〔＝I_B121×R₁₂₃〕と、ベースエミッタ間
電圧V_EB121とを加算した値〔V_C121＝V₁₂₃＋V_BE121＝I
_B121×R₁₂₃＋V_B121〕となる。

またトランジスタ121のコレクタC₁₂₁は、電流制限回路1
0内のトランジスタ101のベースB₁₀₁に、抵抗122を介し
て接続されているので、トランジスタ101にカレントミ
ラー８の入力電流I₀が流れると、トランジスタ101のベ
ース電位V_B101は、トランジスタ101のベース電流I_B101
により抵抗122の両端に生ずる電圧降下V₁₂₂〔＝I_B101×
R₁₂₂〕を、トランジスタ121のコレクタ電位V_C121から減
算した値となり〔V_B101＝V_C121−V₁₂₂＝V_C121−I_B101×
R₁₂₂〕、またトランジスタ101のエミッタ電位V_E101は、
トランジスタ101のベース電位V_B101よりトランジスタ10
1のベースミッタ間電圧V_BE101（≒0.7ボルト）を減算し
た値〔V_E101＝V_B101−V_BE101＝V_C121−I_B101×R₁₂₂−V
_BE101〕となる。

電流制限回路10内のトランジスタ102が遮断状態にある
場合には、カレントミラー８の入力電流I₀と出力電流I₂
とは等しく、従ってトランジスタ101および121には等し
い電流が流れることとなり、その結果、両トランジスタ
101および121のベースエミッタ間電圧V_BE101およびV
_BE121、並びにベース電流I_B101およびI_B121はそれぞれ
等しくなる〔V_BE101＝V_BE121、I_B101＝I_B121〕。

抵抗122および123の抵抗値R₁₂₂およびR₁₂₃は等しく定め
られているので、トランジスタ101のベース電位V
_B101は、トランジスタ121のベース電位V_B121と等しくな
り〔V_B101＝V_C121−I_B101×R₁₂₂＝V_C121−I_B121×R₁₂₃
＝V_B121〕、更にトランジスタ101のエミッタ電位V_E101
は、トランジスタ121のエミッタ電位V_E121と等しく、地
電位となる〔V_E101＝V_B101−V_BE101＝V_B121−V_BE121＝V
_E121＝地電位〕。

以上の如く、電圧補償回路12は、電流制御回路10内のト
ランジスタ101のエミッタ電位V_E101、即ち電流制限回路
10と入力抵抗９との接続点を、正確な地電位に保持する
役割を果たす。

かかる場合には、走査検出インタフェース回路６′の入
力端子13間に監視電圧V₀（負電圧）が印加された際の、
カレントミラー８の入力電流I₀および走査検出インタフ
ェース回路６′の出力端子14間に出力される出力電圧V₁
は、それぞれ（１）式および（２）式により示される。

I₀＝−V₀/R₉ …（１） V₁＝I₁・R₁₁ ＝I₀・R₁₁ …（２） （但しR₉、R₁₁は抵抗９および11の抵抗値、以下同様） 今、入力抵抗９および出力抵抗11の抵抗値R₉およびR₁₁
を等しく（例えば10キロオーム）に設定すれば、出力電
圧V₁は（３）式により示される。

V₁＝−V₀ …（３） 即ち出力電圧V₁は、監視電圧V₀と絶対値が等しい正電圧
となる。

ここで入力抵抗９を構成する、抵抗91および92の抵抗値
を、それぞれR₉₁＝1.8キロオームおよびR₉₂＝8.2キロオ
ームに設定すると、監視電圧V₀が０ボルト乃至−３ボル
トの場合には、抵抗91の両端の電圧はトランジスタ102
のベースエッタ電圧V_BE（≒0.7ボルト）未満となる為、
トランジスタ102は遮断状態となり、（３）式が成立す
る。

一方監視電圧V1が−４ボルト以下となると、抵抗91の両
端の電圧はトランジスタ102のベースエミッタ電圧V_BE以
上となる為、トランジスタ102は導通状態となり、トラ
ンジスタ101のエミッタ電位を地電位以下に抵抗させ、
カレントミラー８の入力電流I₀を（４）式に制限する。

I₀＝V_BE/R₉₁ …（４） その結果出力電圧V₁も、（５）式に示される値に制限さ
れる。

V₁＝（V_BE/R₉₁）・R₁₁ …（５） 以上の説明から明らかな如く、本実施例によれば、トラ
ンジスタ数が演算増幅器３（第３図）より少ないカレン
トミラー８を用いて走査検出インタフェース回路６′が
構成され、また監視電圧V₀が０ボルトの場合には消費電
力が殆ど０となり、更に監視電圧V₀が０乃至−３ボルト
の間は、監視電圧V₀と絶対値が等しい正電圧の出力電圧
V₁を出力し、監視電圧V₀が−４ボルト以下となった場合
に、出力電圧V₁が（５）式に示される値に制限される走
査検出インタフェース回路６′が実現される。

従って（５）式に示される出力電圧V₁の制限値を、出力
電圧V₁が伝達される比較器７の閾値電圧V_thより充分大
きい値に設定しておけば、比較器７による走査出力SCN
検出精度を低下させること無く、走査検出インタフェー
ス回路６′の消費電力も削減可能となる。

なお、第１図はあく迄本発明の一実施例に過ぎず、例え
ば各抵抗91、92、11、121および122の抵抗値は例示した
ものに限定されることは無く、他に幾多の変形が考慮さ
れるが、何れの場合にも本発明の降下は変わらない。

〔発明の効果〕

以上、本発明によれば、従来ある走査検出インタフェー
ス回路に比しトランジスタ等の部品数が少なく、また消
費電力が削減される走査検出インタフェース回路が実現
され、当該加入者回路の小形化および高密度実装化が促
進される。

【図面の簡単な説明】

第１図は本発明の原理を示す図、第２図は本発明の一実
施例による走査検出インタフェース回路を示す図、第３
図は従来ある走査検出インタフェース回路の一例を示す
図である。 図において、１は給電監視回路、２は加入者、３は演算
増幅器、４、５、91、92、122および123は抵抗、６およ
び６′は走査検出インタフェース回路、７は比較器、８
はカレントミラー、９は入力抵抗、10は電流制限回路、
11は出力抵抗、12は電圧補償回路、13は入力端子、14は
出力端子、81はカレントミラーの入力端子、82および83
はカレントミラーの出力端子、84乃至87、101、102およ
び121はトランジスタ、I_Lは通話電流、I₀は入力電流、I
₁およびI₂は出力電流、SCNは走査出力、V₀は監視電圧、
V₁は出力電圧、V_thは閾値電圧、を示す。

Claims (1)

【特許請求の範囲】
1. 【請求項１】それぞれ入力電流と同一の出力電流を出力
   する第１の出力端子（82）および第２の出力端子（83）
   を有するカレントミラー（８）と、 該カレントミラー（８）の入力端子（81）に接続される
   入力抵抗（９）と、 前記入力端子（81）と入力抵抗（９）との間に挿入さ
   れ、所定値以上の入力電流を制限する電流制限回路（1
   0）と、 前記カレントミラー（８）の第１の出力端子（82）に接
   続される出力抵抗（11）と、 前記カレントミラー（８）の第２の出力端子（83）に接
   続され、前記入力抵抗（９）と前記電流制限回路（10）
   との接続点の電位を、前記入力電流が前記所定値以下の
   場合に所定電位に補償する電圧補償回路12とを設けるこ
   とを特徴とする走査検出インタフェース回路。