JPH0783617B2 - 電力変換装置におけるスイッチ素子の保護回路 - Google Patents
電力変換装置におけるスイッチ素子の保護回路Info
- Publication number
- JPH0783617B2 JPH0783617B2 JP63232014A JP23201488A JPH0783617B2 JP H0783617 B2 JPH0783617 B2 JP H0783617B2 JP 63232014 A JP63232014 A JP 63232014A JP 23201488 A JP23201488 A JP 23201488A JP H0783617 B2 JPH0783617 B2 JP H0783617B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- thyristor
- switch element
- gto
- self
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Power Conversion In General (AREA)
- Ac-Ac Conversion (AREA)
- Inverter Devices (AREA)
Description
本発明は、電力変換装置におけるスイッチ素子の保護回
路に関するものであり、更に詳しくは、自励コンバータ
と他励コンバータとを組合わせて構成される可逆変換装
置におけるスイッチ素子のスナバ回路に関する。
路に関するものであり、更に詳しくは、自励コンバータ
と他励コンバータとを組合わせて構成される可逆変換装
置におけるスイッチ素子のスナバ回路に関する。
第５図は特開昭61-177167号として公開された無効電力
補償形多相サイクロコンバータ、すなわち自己消弧可能
な可制御電気弁（例えばGTOサイリスタ）から成る自励
コンバータ（41〜43）と自己消弧できない可制御電気弁
（例えばサイリスタ）から成る他励コンバータ（11〜1
3）とを逆並列接続した可逆ブリッジ整流器を複数個備
えてなる３相の電力変換装置の主回路構成を示した回路
図である。51〜53ば変圧器であり、６は負荷である。 第６図は第５図は如き３相出力電力変換装置の１相分の
可逆ブリッジ整流器部分を抜き出して書き直した回路図
である。 サイリスタ変換器においては、サイリスタがターンオフ
する時に、転流退路のインダクタンスによって高い急峻
な電圧が発生し、この電圧がターンオフしたサイリスタ
のアノードＡ−カソードＫ間に飛躍逆電圧としてかか
る。この飛躍逆電圧がサイリスタのピークくり返し逆電
圧を越すとサイリスタが破壊する。そこでこの飛躍逆電
圧の印加を抑えるために第７図に示す様に抵抗RS1とコ
ンデンサCS1とを直列接続したスナバ回路Ｓを各サイリ
スタTHYのＡ−Ｋ間に接続することが一般に行なわれ
る。 一方、GTOサイリスタを用いた変換器においては、GTOが
ターンオフしたときアノード電圧が急速に立上り、ター
ンオフしたGTOに過大な電力損失が発生し、それが許容
電力値を越えるとGTOは破壊する。そこでターンオフ時
にアノード電圧の立上りを抑制し、ターンオフ時に発生
する電力損失を低減するために第８図に示す様にコンデ
ンサCS2,ダイオードDS,抵抗RS2で構成されるスバナ回路
ＳをGTOのＡ−Ｋ間に接続することが一般に行なわれて
いる。 ここで、GTOサイリスタのスナバ回路の動作を簡単に説
明する。第８図において、今GTOがターンオフする場合
を考える。このときつまりターンオフの直前には、コン
デンサCS2の電荷はCS2→RS2→GTO→CS2というループで
放電されて零であるとする。 そこで、GTOがオフすると、GTOを流れていた電流はDS→
CS2というバイパス回路を流れ、GTOのアノード電圧の立
上りを制御する。抵抗RS2の働きはGTOのターンオフ時に
コンデンサCS2の放電電流を制限することにある。ダイ
オードDSの働きはGTOがターンオフし、コンデンサCS2が
充電される時に抵抗RSを短絡することにある。 なお、第５図，第６図の主回路接続図では簡単のため、
本来接続されている上述の如きスナバ回路部分を省略し
てある。
補償形多相サイクロコンバータ、すなわち自己消弧可能
な可制御電気弁（例えばGTOサイリスタ）から成る自励
コンバータ（41〜43）と自己消弧できない可制御電気弁
（例えばサイリスタ）から成る他励コンバータ（11〜1
3）とを逆並列接続した可逆ブリッジ整流器を複数個備
えてなる３相の電力変換装置の主回路構成を示した回路
図である。51〜53ば変圧器であり、６は負荷である。 第６図は第５図は如き３相出力電力変換装置の１相分の
可逆ブリッジ整流器部分を抜き出して書き直した回路図
である。 サイリスタ変換器においては、サイリスタがターンオフ
する時に、転流退路のインダクタンスによって高い急峻
な電圧が発生し、この電圧がターンオフしたサイリスタ
のアノードＡ−カソードＫ間に飛躍逆電圧としてかか
る。この飛躍逆電圧がサイリスタのピークくり返し逆電
圧を越すとサイリスタが破壊する。そこでこの飛躍逆電
圧の印加を抑えるために第７図に示す様に抵抗RS1とコ
ンデンサCS1とを直列接続したスナバ回路Ｓを各サイリ
スタTHYのＡ−Ｋ間に接続することが一般に行なわれ
る。 一方、GTOサイリスタを用いた変換器においては、GTOが
ターンオフしたときアノード電圧が急速に立上り、ター
ンオフしたGTOに過大な電力損失が発生し、それが許容
電力値を越えるとGTOは破壊する。そこでターンオフ時
にアノード電圧の立上りを抑制し、ターンオフ時に発生
する電力損失を低減するために第８図に示す様にコンデ
ンサCS2,ダイオードDS,抵抗RS2で構成されるスバナ回路
ＳをGTOのＡ−Ｋ間に接続することが一般に行なわれて
いる。 ここで、GTOサイリスタのスナバ回路の動作を簡単に説
明する。第８図において、今GTOがターンオフする場合
を考える。このときつまりターンオフの直前には、コン
デンサCS2の電荷はCS2→RS2→GTO→CS2というループで
放電されて零であるとする。 そこで、GTOがオフすると、GTOを流れていた電流はDS→
CS2というバイパス回路を流れ、GTOのアノード電圧の立
上りを制御する。抵抗RS2の働きはGTOのターンオフ時に
コンデンサCS2の放電電流を制限することにある。ダイ
オードDSの働きはGTOがターンオフし、コンデンサCS2が
充電される時に抵抗RSを短絡することにある。 なお、第５図，第６図の主回路接続図では簡単のため、
本来接続されている上述の如きスナバ回路部分を省略し
てある。
ところで第６図に示す様なサイリスタとGTOとを逆並列
接続した回路において、サイリスタとGTOに夫々先に説
明したスナバ回路を設けると以下の様な問題が生じる。 第９図は第６図に示す可逆ブリッジ整流器のうち、GTO
とサイリスタの逆並列接続一組（例えばU1-X2の組合
せ）をスナバ回路を含めて描いた回路図である。ここで
問題となるのはサイリスタTHYがオンするときで、他励
コンバータを構成するサイリスタがオンするときには該
サイリスタには順電圧が印加されており、従ってスナバ
回路のコンデンサCS1,CS2も第９図に示す様な極性でサ
イリスタＡ−Ｋ間電圧まで充電されている。この状態で
サイリスタがオンするとコンデンサCS1,CS2の放電電流i
1,i2が流れる。コンデンサCS1の放電電流i1はCS1→TH
Y→RS1→CS1というループで流れ、その電流値は抵抗R
S1で制限されるため問題はない。 ところが、コンデンサCS2の放電電流i2は、CS2→THY
→DS→CS2というループで流れ電流を制限する要素は
何もなく、大きな放電電流が瞬時に流れ、場合によって
はサイリスタTHYを流れる電流が臨界オン電流上昇率を
越えてサイリスタを破壊するという問題があった。 本発明は、上述の問題を解決した電力変換装置における
スイッチ素子の保護回路、具体的に述べると、サイリス
タとGTOサイリスタとの逆並列接続よりなる可逆ブリッ
ジ整流器において、サイリスタのオン時にサイリスタ側
へ悪影響を及ぼすことのないGTOサイリスタのスナバ回
路、を提供することを課題とする。
接続した回路において、サイリスタとGTOに夫々先に説
明したスナバ回路を設けると以下の様な問題が生じる。 第９図は第６図に示す可逆ブリッジ整流器のうち、GTO
とサイリスタの逆並列接続一組（例えばU1-X2の組合
せ）をスナバ回路を含めて描いた回路図である。ここで
問題となるのはサイリスタTHYがオンするときで、他励
コンバータを構成するサイリスタがオンするときには該
サイリスタには順電圧が印加されており、従ってスナバ
回路のコンデンサCS1,CS2も第９図に示す様な極性でサ
イリスタＡ−Ｋ間電圧まで充電されている。この状態で
サイリスタがオンするとコンデンサCS1,CS2の放電電流i
1,i2が流れる。コンデンサCS1の放電電流i1はCS1→TH
Y→RS1→CS1というループで流れ、その電流値は抵抗R
S1で制限されるため問題はない。 ところが、コンデンサCS2の放電電流i2は、CS2→THY
→DS→CS2というループで流れ電流を制限する要素は
何もなく、大きな放電電流が瞬時に流れ、場合によって
はサイリスタTHYを流れる電流が臨界オン電流上昇率を
越えてサイリスタを破壊するという問題があった。 本発明は、上述の問題を解決した電力変換装置における
スイッチ素子の保護回路、具体的に述べると、サイリス
タとGTOサイリスタとの逆並列接続よりなる可逆ブリッ
ジ整流器において、サイリスタのオン時にサイリスタ側
へ悪影響を及ぼすことのないGTOサイリスタのスナバ回
路、を提供することを課題とする。
上記課題を解決するために、本発明では、自己消弧不可
能なスイッチ素子と自己消弧可能なスイッチ素子とを互
いに逆並列接続することにより構成したスイッチ素子対
を含む電力変換装置において、前記自己消弧不可能なス
イッチ素子に対するスナバ回路として、コンデンサと抵
抗の直列接続回路を前記自己消弧不可能なスイッチ素子
のアノードとカソードの間に接続する回路構成を用いる
とき、自己消弧可能なスイッチ素子に対するスナバ回路
として、コンデンサと抵抗の並列接続回路にダイオード
を直列接続した回路を前記自己消弧可能なスイッチ素子
に対するスナバ回路として、コンデンサと抵抗の直列接
続回路を前記自己消弧不可能なスイッチ素子のアノード
とカソードの間に接続する回路を用いたことを特徴とす
る。 さらに、上記課題を解決するために、本発明は、自己消
弧不可能なスイッチ素子と自己消弧可能なスイッチ素子
とを互いに逆並列接続することにより構成したスイッチ
素子対を含む電力変換装置において、前記自己消弧不可
能なスイッチ素子に対するスナバ回路として、コンデン
サと抵抗の直列接続回路を前記自己消弧不可能なスイッ
チ素子のアノードとカソードの間に接続する回路構成を
用いるとき、自己消弧可能なスイッチ素子に対するスナ
バ回路として、コンデンサとダイオードの並列接続回路
にダイオードと抵抗の並列接続回路を直列接続した回路
を前記自己消弧可能なスイッチ素子のアノードとカソー
ドの間に接続する回路構成を用いたことも特徴とする。
能なスイッチ素子と自己消弧可能なスイッチ素子とを互
いに逆並列接続することにより構成したスイッチ素子対
を含む電力変換装置において、前記自己消弧不可能なス
イッチ素子に対するスナバ回路として、コンデンサと抵
抗の直列接続回路を前記自己消弧不可能なスイッチ素子
のアノードとカソードの間に接続する回路構成を用いる
とき、自己消弧可能なスイッチ素子に対するスナバ回路
として、コンデンサと抵抗の並列接続回路にダイオード
を直列接続した回路を前記自己消弧可能なスイッチ素子
に対するスナバ回路として、コンデンサと抵抗の直列接
続回路を前記自己消弧不可能なスイッチ素子のアノード
とカソードの間に接続する回路を用いたことを特徴とす
る。 さらに、上記課題を解決するために、本発明は、自己消
弧不可能なスイッチ素子と自己消弧可能なスイッチ素子
とを互いに逆並列接続することにより構成したスイッチ
素子対を含む電力変換装置において、前記自己消弧不可
能なスイッチ素子に対するスナバ回路として、コンデン
サと抵抗の直列接続回路を前記自己消弧不可能なスイッ
チ素子のアノードとカソードの間に接続する回路構成を
用いるとき、自己消弧可能なスイッチ素子に対するスナ
バ回路として、コンデンサとダイオードの並列接続回路
にダイオードと抵抗の並列接続回路を直列接続した回路
を前記自己消弧可能なスイッチ素子のアノードとカソー
ドの間に接続する回路構成を用いたことも特徴とする。
点弧したサイリスタに、そのサイリスタと逆並列接続関
係にあるGTOサイリスタのスナバコンデンサの放電電流
が流れる原因は、GTOサイリスタのスナバコンデンサが
サイリスタの順電圧方向に充電されることにある。そこ
でこの発明は、本来のスナバ機能を損なうことなくGTO
サイリスタのスナバのスナバコンデンサがサイリスタの
順電圧方向（GTOサイリスタの逆電圧方向）に充電され
ないように回路を接続する。
係にあるGTOサイリスタのスナバコンデンサの放電電流
が流れる原因は、GTOサイリスタのスナバコンデンサが
サイリスタの順電圧方向に充電されることにある。そこ
でこの発明は、本来のスナバ機能を損なうことなくGTO
サイリスタのスナバのスナバコンデンサがサイリスタの
順電圧方向（GTOサイリスタの逆電圧方向）に充電され
ないように回路を接続する。
次に本発明の実施例を図面に基づいて詳細に説明する。 第１図は本発明の第１実施例を示す回路図である。同図
において、GTOサイリスタのスナバ回路は、コンデンサC
S2と抵抗RS3とを並列接続した回路に更にダイオードDS
を直列に接続した回路構成となっている。 今、GTOがターンオフする場合を考える。このとき、つ
まりターンオフの直前においては、コンデンサCS2の電
荷はコンデンサCS2に並列に接続された抵抗RS3を通して
放電され零であるとする。GTOがターンオフすると、GTO
を流れていた電流はDS→CS2というバイパス回路を流
れ、GTOのアノード電圧の立上りを抑制する。抵抗RS3の
働きは、GTOのターンオフによってコンデンサCS2に蓄え
られた電荷をGTOの次のターンオフ時に備えて零にまで
放電することにある。 この様に本発明のGTOのスナバ回路によるGTOターンオフ
時の保護機能は従来形と何ら変わることはない。 次にGTOと逆並列接続されたサイリスタがターンオフす
る場合を考える。第８図の従来のGTOスナバ回路では、
抵抗RS2を通してコンデンサCS2はサイリスタの順電圧ま
で充電されており、サイリスタのターンオフと同時に大
きな放電電流がサイリスタを流れた。ところで、第１図
の本発明の第１実施例においては，サイリスタの順方向
電圧（GTOの逆方向電圧）はタイオードDSによってブロ
ックされるためコンデンサCS2は充電されることはな
い。従って、本発明においてはコンデンサCS2は第１図
に図示の極性にしか充電されず、サイリスタがオンして
もコンデンサCS2の電荷はダイオードDSにブロックされ
るため、サイリスタを通して流れることはない。 また、第２図に示す第２実施例の如く、コンデンサCS2
と抵抗RS3の並列回路とダイオードDSの順序を入れかえ
ても本発明の課題を解決できることは明白である。 第３図は本発明の第３実施例を示す回路図である。この
第３図において、GTOサイリスタのスナバ回路は、コン
デンサCS2とダイオードDS2とを並列接続した回路に更に
ダイオードDS1と抵抗RS2の並列接続回路を直列に接続し
た回路構成となっている。 今、GTOがターンオフする場合を考える。このとき、つ
まりターンオフの直列においては、コンデンサCS2の電
荷は図８図の従来回路と同様にCS2→RS2→GTO→CS2とい
うループで放電として零であるとする。GTOがターンオ
フすると、GTOを流れていた電流はDS1→CS2というバイ
パス回路を流れ、GTOのアノード電圧の立上りを抑制す
る。 次にGTOと逆並列接続されたサイリスタがターンオフす
る場合を考える。上述の如く、第８図の従来のGTOスナ
バ回路では、抵抗RS2を通してコンデンサCS2はサイリス
タの順電圧まで充電されており、サイリスタのターンオ
フと同時に大きな放電電流がサイリスタを流れた。とこ
ろが、第３図の本発明の第３実施例においては、ダイオ
ードDS2の働きにより、サイリスタTHYに順電圧が印加さ
れる期間、すなわちGTOに逆電圧が印加される期間にコ
ンデンサCS2が第３図に示した極性と逆の極性に充電さ
れるのを防ぐようにしてある。従って、本発明において
はコンデンサCS2は第３図に図示の極性にしか充電され
ず、サイリスタがオンしてもコンデンサCS2の放電電流
は抵抗RS2で制限されるため、サイリスタにコンデンサC
S2からの過大な放電電流が流れることはない。 また、第４図に示す第４実施例の如く、コンデンサCS2
とダイオードDS2の並列回路とダイオードDS1と抵抗RS2
の並列回路の順序をいれかえても本発明の課題が解決さ
れることは明白である。
において、GTOサイリスタのスナバ回路は、コンデンサC
S2と抵抗RS3とを並列接続した回路に更にダイオードDS
を直列に接続した回路構成となっている。 今、GTOがターンオフする場合を考える。このとき、つ
まりターンオフの直前においては、コンデンサCS2の電
荷はコンデンサCS2に並列に接続された抵抗RS3を通して
放電され零であるとする。GTOがターンオフすると、GTO
を流れていた電流はDS→CS2というバイパス回路を流
れ、GTOのアノード電圧の立上りを抑制する。抵抗RS3の
働きは、GTOのターンオフによってコンデンサCS2に蓄え
られた電荷をGTOの次のターンオフ時に備えて零にまで
放電することにある。 この様に本発明のGTOのスナバ回路によるGTOターンオフ
時の保護機能は従来形と何ら変わることはない。 次にGTOと逆並列接続されたサイリスタがターンオフす
る場合を考える。第８図の従来のGTOスナバ回路では、
抵抗RS2を通してコンデンサCS2はサイリスタの順電圧ま
で充電されており、サイリスタのターンオフと同時に大
きな放電電流がサイリスタを流れた。ところで、第１図
の本発明の第１実施例においては，サイリスタの順方向
電圧（GTOの逆方向電圧）はタイオードDSによってブロ
ックされるためコンデンサCS2は充電されることはな
い。従って、本発明においてはコンデンサCS2は第１図
に図示の極性にしか充電されず、サイリスタがオンして
もコンデンサCS2の電荷はダイオードDSにブロックされ
るため、サイリスタを通して流れることはない。 また、第２図に示す第２実施例の如く、コンデンサCS2
と抵抗RS3の並列回路とダイオードDSの順序を入れかえ
ても本発明の課題を解決できることは明白である。 第３図は本発明の第３実施例を示す回路図である。この
第３図において、GTOサイリスタのスナバ回路は、コン
デンサCS2とダイオードDS2とを並列接続した回路に更に
ダイオードDS1と抵抗RS2の並列接続回路を直列に接続し
た回路構成となっている。 今、GTOがターンオフする場合を考える。このとき、つ
まりターンオフの直列においては、コンデンサCS2の電
荷は図８図の従来回路と同様にCS2→RS2→GTO→CS2とい
うループで放電として零であるとする。GTOがターンオ
フすると、GTOを流れていた電流はDS1→CS2というバイ
パス回路を流れ、GTOのアノード電圧の立上りを抑制す
る。 次にGTOと逆並列接続されたサイリスタがターンオフす
る場合を考える。上述の如く、第８図の従来のGTOスナ
バ回路では、抵抗RS2を通してコンデンサCS2はサイリス
タの順電圧まで充電されており、サイリスタのターンオ
フと同時に大きな放電電流がサイリスタを流れた。とこ
ろが、第３図の本発明の第３実施例においては、ダイオ
ードDS2の働きにより、サイリスタTHYに順電圧が印加さ
れる期間、すなわちGTOに逆電圧が印加される期間にコ
ンデンサCS2が第３図に示した極性と逆の極性に充電さ
れるのを防ぐようにしてある。従って、本発明において
はコンデンサCS2は第３図に図示の極性にしか充電され
ず、サイリスタがオンしてもコンデンサCS2の放電電流
は抵抗RS2で制限されるため、サイリスタにコンデンサC
S2からの過大な放電電流が流れることはない。 また、第４図に示す第４実施例の如く、コンデンサCS2
とダイオードDS2の並列回路とダイオードDS1と抵抗RS2
の並列回路の順序をいれかえても本発明の課題が解決さ
れることは明白である。
本発明によれば、GTOサイリスタとサイリスタとを逆並
列接続することにより構成したスイッチ素子対を含む電
力変換装置において、GTOサイリスタのスナバ回路を、
コンデンサと抵抗の並列回路にダイオードを直列に接続
した回路構成とすることにより、または、コンデンサと
ダイオードの並列回路にダイオードと抵抗の並列回路を
直列に接続した回路構成とすることにより、サイリスタ
には従来通りのスナバ回路を用いたまま、GTOサイリス
タの保護機能を損なうことなく、サイリスタ点弧時にサ
イリスタにGTOサイリスタのスナバコンデンサの放電電
流がながれることを防止し、サイリスタの破壊を防止で
きる。
列接続することにより構成したスイッチ素子対を含む電
力変換装置において、GTOサイリスタのスナバ回路を、
コンデンサと抵抗の並列回路にダイオードを直列に接続
した回路構成とすることにより、または、コンデンサと
ダイオードの並列回路にダイオードと抵抗の並列回路を
直列に接続した回路構成とすることにより、サイリスタ
には従来通りのスナバ回路を用いたまま、GTOサイリス
タの保護機能を損なうことなく、サイリスタ点弧時にサ
イリスタにGTOサイリスタのスナバコンデンサの放電電
流がながれることを防止し、サイリスタの破壊を防止で
きる。
第１図は本発明の第１実施例を示す回路図、第２図は本
発明の第２実施例を示す回路図、第３図は本発明第３実
施例を示す回路図、第４図は本発明の第４実施例を示す
回路図、第５図は本発明実施の対象とする電力変換装置
の構成例を示す回路図、第６図は第５図の一相分の主回
路接続図、第７図は一般的なサイリスタのスナバ回路を
示す回路図、第８図は一般的なGTOサイリスタのスナバ
回路を示す回路図、第９図はサイリスタ,GTOサイリスタ
の逆並列接続回路図、である。 RS1〜RS3……抵抗、CS1,CS2……コンデンサ、DS,DS1,DS
2……ダイオード。
発明の第２実施例を示す回路図、第３図は本発明第３実
施例を示す回路図、第４図は本発明の第４実施例を示す
回路図、第５図は本発明実施の対象とする電力変換装置
の構成例を示す回路図、第６図は第５図の一相分の主回
路接続図、第７図は一般的なサイリスタのスナバ回路を
示す回路図、第８図は一般的なGTOサイリスタのスナバ
回路を示す回路図、第９図はサイリスタ,GTOサイリスタ
の逆並列接続回路図、である。 RS1〜RS3……抵抗、CS1,CS2……コンデンサ、DS,DS1,DS
2……ダイオード。
フロントページの続き (72)発明者 元吉 政 神奈川県川崎市川崎区田辺新田１番１号 富士電機株式会社内 (56)参考文献 特開 昭60−82060（ＪＰ，Ａ)
Claims (2)
- 【請求項１】自己消弧不可能なスイッチ素子と自己消弧
可能なスイッチ素子とを互いに逆並列接続することによ
り構成したスイッチ素子対を含む電力変換装置におい
て、 前記自己消弧不可能なスイッチ素子に対するスナバ回路
として、コンデンサと抵抗の直列接続回路を前記自己消
弧不可能なスイッチ素子のアノードとカソードの間に接
続する回路構成を用いるとき、 前記自己消弧可能なスイッチ素子に対するスナバ回路と
して、コンデンサと抵抗の並列接続回路にダイオードを
直列接続した回路を前記自己消弧可能なスイッチ素子の
アノードとカソードの間に接続する回路構成を用いる、 ことを特徴とする電力変換装置におけるスイッチ素子の
保護回路。 - 【請求項２】自己消弧不可能なスイッチ素子と自己消弧
可能なスイッチ素子とを互いに逆並列接続することによ
り構成したスイッチ素子対を含む電力変換装置におい
て、 前記自己消弧不可能なスイッチ素子に対するスナバ回路
として、コンデンサと抵抗の直列接続回路を前記自己消
弧不可能なスイッチ素子のアノードとカソードの間に接
続する回路構成を用いるとき、 前記自己消弧可能なスイッチ素子に対するスナバ回路と
して、コンデンサとダイオードの並列接続回路にダイオ
ードと抵抗の並列接続回路を直列接続した回路を前記自
己消弧可能なスイッチ素子のアノードとカソードの間に
接続する回路構成を用いる、 ことを特徴とする電力変換装置におけるスイッチ素子の
保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63232014A JPH0783617B2 (ja) | 1987-11-18 | 1988-09-16 | 電力変換装置におけるスイッチ素子の保護回路 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28953287 | 1987-11-18 | ||
| JP62-289532 | 1987-11-18 | ||
| JP63232014A JPH0783617B2 (ja) | 1987-11-18 | 1988-09-16 | 電力変換装置におけるスイッチ素子の保護回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0270258A JPH0270258A (ja) | 1990-03-09 |
| JPH0783617B2 true JPH0783617B2 (ja) | 1995-09-06 |
Family
ID=26530237
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63232014A Expired - Lifetime JPH0783617B2 (ja) | 1987-11-18 | 1988-09-16 | 電力変換装置におけるスイッチ素子の保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0783617B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5106795A (en) * | 1989-05-26 | 1992-04-21 | Corhart Refractories Corporation | Chromic oxide refractories with improved thermal shock resistance |
| JPH04347969A (ja) * | 1991-05-24 | 1992-12-03 | Victor Co Of Japan Ltd | 画素密度変換装置 |
-
1988
- 1988-09-16 JP JP63232014A patent/JPH0783617B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0270258A (ja) | 1990-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4096656B2 (ja) | 整流装置 | |
| US4446513A (en) | DC/AC Bridge inverter including a switching aid and inductive energy recovery circuit | |
| EP0354535A2 (en) | An electric power converter | |
| US3423664A (en) | Means for suppressing commutation transients in a controlled rectifier converter for high-voltage electric power applications | |
| JP2957407B2 (ja) | ３レベルインバータ装置 | |
| US4405977A (en) | Commutation circuits for thyristor inverters | |
| JP2020014045A (ja) | 双方向スイッチ回路 | |
| JPH09140141A (ja) | サイリスタ電力コンバータ用の共通ターンオフ回路 | |
| US4482946A (en) | Hybrid inverter | |
| US4019117A (en) | Circuit arrangement for an inverter | |
| US4642747A (en) | Fault-protection apparatus for static AC-to-AC converters and unrestricted frequency changer (UFC) system including such fault-protection apparatus | |
| JPH0783617B2 (ja) | 電力変換装置におけるスイッチ素子の保護回路 | |
| US3902107A (en) | Circuit for protecting series-connected switches | |
| JPS62193595A (ja) | 交流電動機の駆動のための同時回生換流型電流源インバ−タ− | |
| JP3070964B2 (ja) | インバータ装置 | |
| JPH0444510B2 (ja) | ||
| JPH01231655A (ja) | 電力変換装置におけるスイッチ素子の保護回路 | |
| JPH01198277A (ja) | 半導体電力変換装置 | |
| JPS6116794Y2 (ja) | ||
| JP2712745B2 (ja) | 半導体素子の保護回路 | |
| JP2528811B2 (ja) | 電力変換装置 | |
| JPH0324152B2 (ja) | ||
| JPH0531371B2 (ja) | ||
| JPH0365045A (ja) | 電力変換装置及びスナバ回路 | |
| EP0307190A2 (en) | Bi-directional power conversion circuit |