JPH0785131A - 特定用途向け集積回路の検図方法 - Google Patents

Abstract

(57)【要約】 【目的】設計された特定用途向け集積回路の検図を目視
によらずに自動的に且つ正確に行うことができる。 【構成】設計された特定用途向け集積回路の論理データ
およびテストデータがデータファイル１４からメモリ１
５にロードされる。ロードされた論理データから入力と
なり得る信号を抽出し、これに対応するテストデータを
抽出し、「１」と「０」の両方の記述があるときにテス
トデータＯＫと決定する。また、論理データのうち出力
を取り得る信号について設定された期待値を満たしてい
る場合に論理動作ＯＫと決定する。また、特定用途向け
集積回路の回路規模を等価ゲート数として算出し、テス
トデータのステップ数との関係からテストデータの適否
を決定する。更に、論理データから入出力の組み合わせ
を抽出し、この組み合わせから使用可能なデバイス候補
を選出し、コストパフオーマンスの優れたデバイスを選
択する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は例えばゲートアレイ等
を用いて特定の目的に沿って設計された特定用途向け集
積回路即ちエーシック（ＡＳＩＣ）が所期の機能を果た
すか否かを検査するための特定用途向け集積回路の検図
方法に関する。

【０００２】

【従来の技術】プログラマブル・ロジカル・デバイス
（ＰＬＤ）をはじめとする特定用途向け集積回路の検図
は、例えば設計された特定用途向け集積回路に対して形
成されたテストデータの波形をＣＡＤ／ＣＡＥ等の表示
画面上に表示し、これを目で見て設計のとおりに形成さ
れているか否かを検査している。この画面上に表示され
る波形は例えばクロック信号に対して各種の入力信号が
所定のタイミングで発生しているか否かを画面上でクロ
ックと対比させて見なければならないので、正確に見る
ことは非常に困難であり主としてオペレータの勘に頼ら
なければならないのが実情であった。

【０００３】

【発明が解決しようとする課題】このように従来の検査
は人間の視覚に依存しているため、充分かつ正確な特定
用途向け集積回路の検図が困難であった。そこでこの発
明は人間の視覚に依存することなく充分かつ正確な特定
用途向け集積回路の検図を行うことができる、特定用途
向け集積回路の検図方法を提供することを目的とする。

【０００４】

【課題を解決するための手段】この発明の特定用途向け
集積回路の検図方法は、設計された特定用途向け集積回
路の論理デ−タを記憶し、前記の設計された特定用途向
け集積回路のテストの為のテストデータを記憶し、記憶
された論理データのうちの所定の属性のデータを評価
し、前記テストデータのうちの前記所定の属性のデータ
を評価し、前記論理データおよびテストデータの評価の
結果に基づいて特定用途向け集積回路の設計内容および
テストデータの内容の評価のうち少なくとも一方を行う
ことを特徴とする。

【０００５】更に、この発明の特定用途向け集積回路の
検図方法は、設計された特定用途向け集積回路の論理デ
−タを記憶し、前記の設計された特定用途向け集積回路
のテストの為のテストデータを記憶し、前記論理データ
から入力となり得る信号すべてを抽出し、抽出された信
号に対応するテストデ−タの内容に論理レベルの「０」
と「１」とが両方含まれているか否かを判断することを
特徴とする。

【０００６】更に、この発明の特定用途向け集積回路の
検図方法は、設計された特定用途向け集積回路の論理デ
−タを記憶し、前記の設計された特定用途向け集積回路
のテストの為のテストデータを記憶し、前記論理データ
から出力となり得る信号すべてを抽出し、抽出された信
号に対応するテストデ−タの内容に期待値が含まれてい
るか否かを判断することを特徴とする。

【０００７】更に、この発明の特定用途向け集積回路の
検図方法は、設計された特定用途向け集積回路の論理デ
−タを記憶し、前記の設計された特定用途向け集積回路
のテストの為のテストデータを記憶し、前記論理デ−タ
から出力の取り得る値を抽出し、該当する信号に対して
テストデ−タが抽出された値を満たすか否かを判断する
ことを特徴とする。

【０００８】更に、この発明の特定用途向け集積回路の
検図方法は、設計された特定用途向け集積回路の論理デ
−タを記憶し、前記の設計された特定用途向け集積回路
のテストの為のテストデータを記憶し、前記論理デ−タ
から前記特定用途向け集積回路の回路規模を算出し、テ
ストデ−タのステップ数をカウントし、テストデ−タの
ステップ数が算出された回路規模に対してどれだけの値
を持つのかを算出し、算出した結果をもとに特定用途向
け集積回路およびテストデータの良否判定を行うことを
特徴とする。

【０００９】更に、この発明の特定用途向け集積回路の
検図方法は、設計された特定用途向け集積回路の論理デ
−タを記憶し、前記の設計された特定用途向け集積回路
のテストの為のテストデータを記憶し、前記論理デ−タ
から前記特定用途向け集積回路の等価ゲ−ト数を算出
し、テストデ−タのステップ数をカウントし、テストデ
−タのステップ数が算出された等価ゲ−ト数に対してど
れだけの値を持つのかを算出し、算出した結果をもとに
特定用途向け集積回路またはテストデータの良否判定を
行うことを特徴とする。

【００１０】

【作用】この発明は、設計された特定用途向け集積回路
の論理データのうちの所定の属性のデータ、例えば入力
または出力となり得る信号を抽出し、抽出された信号に
対応するテストデータの内容に論理レベルの「１」と
「０」とがいずれも含まれているか否か、または、期待
値が含まれているか否か、またはテストデータが抽出さ
れた値を満たすか否かを評価することにより特定用途向
け集積回路の検図を行うようにしたものである。

【００１１】この発明はまた、設計された特定用途向け
集積回路の論理データから当該特定用途向け集積回路の
回路規模、たとえば等価ゲート数を算出し、テストデー
タのステップ数が算出された等価ゲート数に対しどれだ
けの値を持つかを算出し、この算出結果に基づいて特定
用途向け集積回路またはテストデータの良否判定を行う
ようにしたものである。

【００１２】

【実施例】以下、この発明の一実施例について図面を参
照して説明する。図１はこの発明の特定用途向け集積回
路の検図方法を実施するために用いられる検図装置の全
体の構成を示すブロック図である。図１において、ＣＰ
Ｕ１１はこの検図装置全体の動作を制御するためのもの
で、このＣＰＵ１１にはバス１２を介してダイレクト・
メモリ・アクセス（ＤＭＡ）コントローラ１３、大容量
メモリであるデータ・ファイル１４、作業用のメモリ１
５の他に、キーボード１６、表示装置１７も接続されて
いる。

【００１３】データ・ファイル１４には、設計された特
定用途向け集積回路の回路図がデータとして格納されて
いるとともに、この特定用途向け集積回路の論理データ
およびテストの為に用意されたテストデータが格納され
ている。特定用途向け集積回路の検図に際しては、キー
ボード１６を操作して該当する特定用途向け集積回路の
論理データおよびそのテストデータをデータファイル１
４から読みだして、ワークメモリ１５に記憶し、このワ
ークメモリ１５上で後述の検図プロセスが実行されて、
その結果がデータファイル１４に戻される。

【００１４】図２は検図すべき設計された特定用途向け
集積回路２１の一例のブロック図を示す。この特定用途
向け集積回路２１はメモリ・コントローラ２２を主要素
として有し、４個の入力ピン２１ａ，２１ｂ，２１ｃ，
２１ｄおよび２個の出力ピン２１ｅ、２１ｆを持つよう
に構成されている。入力ピン２１ａ−２１ｄには夫々予
め用意されたテストデータのうちからクロック信号ＣＬ
Ｋ，アドレス信号ＡＤＳ、メモリ・イネーブル信号Ｍ／
ＩＯ、読み出し／書き込み信号Ｒ／Ｗが入力され、出力
ピン２１ｅ，２１ｆにはメモリ・コントローラ２２の出
力信号ＢＲＤＹ，ＲＤＹが出力される。

【００１５】図３は図２の入出力ピン２１ａ−２１ｆに
於ける夫々の信号波形の一例を示すタイミングチャート
である。以下、この発明の検図方法を図４乃至図１０の
フローチャートおよび図１１、１２のブロック図を参照
して詳細に説明する。

【００１６】図４は、特定用途向け集積回路検図の概略
フロ−である。検図の実行に先だって例えば図２に示し
た構成の特定用途向け集積回路が設計され、その論理デ
ータおよびテストデータがデータファイル１４に格納さ
れているものとする。図１の表示装置１７に図２の特定
用途向け集積回路の構成図が表示されている状態で、キ
ーボード１６から検図の開始が指示されると、ＣＰＵ１
１はこれに応じてデータファイル１４にアクセスして図
４のステップＳ１に於いて論理データを読みだし、メモ
リ１５の所定領域に記憶する。次いで、ステップＳ２に
進んで、データファイル１４に予めＡＳＩＣ２１の検査
の為に作成され格納されていたテストデータを読み出し
てメモリ１５にロードする。論理デ−タとテストデ−タ
をファイル１４からメモリ１５へ読み込み終わると、次
のステップＳ３に移行してここで以下に詳細に述べる検
図動作が実行され、その結果をステップＳ４でファイル
１４に出力してセーブさせる。

【００１７】図５は図４の検図ステップＳ３を詳細に示
すフローチャートであり、検図ステップＳ３に進むと、
先ずステップＳ５に於いて特定用途向け集積回路２１へ
の入力信号の検図を行い、次のステップＳ６では特定用
途向け集積回路２１からの出力信号の検図を行い、次の
ステップＳ７ではメモリ１５にロードされたテストデー
タ数の検図を行い、最後のステップＳ８ではデバイス選
択の妥当性の順で検図している。これらのステップＳ５
−Ｓ８の詳細については次に説明する。

【００１８】図６は図５に示したステップＳ５の入力信
号の検図のフローチャートを詳細に示す図である。図６
に於いて、最初のステップＳ５１でまずメモリ１５に記
憶された論理デ−タから特定用途向け集積回路２１への
入力となり得る信号を抽出する。図２の例では、入力ピ
ン２１ａ−２１ｄに供給される信号群ＣＬＫ，ＡＤＳ，
Ｍ／ＩＯ，Ｒ／Ｗが入力信号として抽出される。図１の
ように構成した場合では、上記の論理シミュレータに用
いられているアルゴリズムを予めデータファイル１４に
格納しておき、ステップＳ５１でこれを読み出して実行
することにより入力となり得る信号を抽出することがで
きる。

【００１９】つぎにステップＳ５２に進み、ステップＳ
５１で得られた入力となり得る信号に対応するテストデ
ータをメモリ１５から読み出す。このようにして抽出さ
れた入力信号ＣＬＫ、ＡＤＳ、Ｍ／ＩＯ、Ｒ／Ｗ，およ
びこれに対応するテストデータが例えば図３のように表
示装置１７に表示される。

【００２０】次にステップＳ５３に進み、入力となり得
る信号ＣＬＫ、ＡＤＳ、Ｍ／ＩＯ、Ｒ／Ｗの各々につい
てサ−チし、「０」と「１」の両方の記述があるか否か
をチェックする。このチェックの結果、図３の場合のよ
うにいずれの入力信号にも「０」と「１」の両方の記述
があった場合にはステップＳ５４に進んで「テスト入力
はＯＫ」の結果が得られ、これがデータファイル１４に
記録される。反対に入力信号のうちの一つでも「０」と
「１」の両方の記述があるという条件を満たさなければ
ステップＳ５５に進んで「テスト入力不備」の結果が得
られこれもデータファイル１４に記録される。このよう
にして入力信号の検図が行われる。

【００２１】図７は、図５のステップＳ６の出力信号の
検図のための詳細なフローチャートを示す。ここでは図
６の入力信号の検図のときと同様に、最初のステップＳ
６１でまずメモリ１５に記憶された論理デ−タから特定
用途向け集積回路２１からの出力となり得る信号を抽出
する。図２の例では、出力ピン２１ｅ，２１ｆに現れる
信号ＢＲＤＹ，ＲＤＹが出力信号として抽出される。こ
れらの出力信号の波形の一例が図３に示されている。

【００２２】つぎにステップＳ６２に進み、ステップＳ
６１で得られた出力となり得る信号について夫々所定の
期待値が含まれているか否かがチェックされる。この期
待値の意味は所定の入力に対して所定のタイミングに於
いてその回路素子が取るべき出力の値のことであり、例
えば論理ゲートの２入力ＡＮＤゲートでは２つの入力の
夫々Ｈ，Ｌの値の組み合わせに対してＨ、Ｌの２つの値
のいずれかとなる。図３の出力信号ＢＲＤＹ，ＲＤＹの
場合で考えると、所定の時点ｔに於いてメモリ２２への
入力のアドレス信号ＡＤＳが“１”，メモリＩ／Ｏ信号
Ｍ／ＩＯが“０”、読みだし／書き込み信号Ｒ／Ｗが
“０”という入力の条件に対して出力ＢＲＤＹが
“１”，出力ＲＤＹが“０”が期待値となる。

【００２３】次にステップＳ６３に進み、出力となり得
るテストデータＢＲＤＹ，ＲＤＹの各々についてサ−チ
し、それらが取り得る値を全て抽出する。例えばＡＮＤ
ゲート回路では出力が取り得る値はＨとＬであり、出力
イネーブル入力を有する３ステータス回路ではＨ、Ｌ、
Ｚの３つの値である。ここで信号入力を接地すればＬ、
Ｚの２つの値となる。これらの取り得る値は設計された
特定用途向け集積回路の構成回路素子によって決まり、
データファイル１４中に予め格納されている。

【００２４】一方、ステップＳ６２に於いて期待値がな
い場合は、ステップＳ６４に進んで「期待値なし」のエ
ラ−とし、その結果をデータファイル１４に記録する。
次に、ステップＳ６５に進んで、それぞれのテストデ−
タの期待値をサ−チし、図３に示したようにピン２１ｅ
についてはその取り得る値“Ｌ”と“Ｈ”が両方あるか
否か、ピン”２１ｆについてもその取り得る値“Ｌ”と
“Ｈ”が両方あるか否かをチェックし、満たしている場
合はステップＳ６６で「出力信号ＯＫ」の結果が得ら
れ、これがデータファイル１４に記録される。一方、期
待値が取り得る値の範囲にない場合は、ステップＳ６７
で「期待値不備」のエラ−が出力され、これがデータフ
ァイル１４に記録される。

【００２５】図８は図５のステップＳ７において実行さ
れるテストデ−タの論理ステップ数の検証動作を示す詳
細フローチャートである。まず、ステップＳ７１に於い
てメモリ１５にロードされた論理デ−タから設計された
特定用途向け集積回路の回路規模を算出する。回路規模
を表すファクタとしては例えば等価ゲ−ト数がある。こ
の等価ゲート数は例えばメモリ１５に記憶された論理デ
ータから容易に算出することができる。このようにして
算出された等価ゲ−ト数をＡとし、これをメモリ１５に
記憶しておく。

【００２６】次に、ステップＳ７２に進み、メモリ１５
にロードされているテストデ−タから有効なテストデ−
タの数、即ちすべてのテストステップの数を算出する。
それをＢとおき、メモリ１５に記憶しておく。

【００２７】次に、ステップＳ７３に進み、値ＡとＢの
値より評価信号Ｃを算出する。ここでは、等価ゲ−ト数
Ａと必要なテストステップ数Ｂとは比例するものとし
て、 Ｃ＝Ｂ／Ａ とした。ここで、次のステップＳ７４に於いてＣの値と
予め設定された基準値とを比較する。Ｃがこの基準値以
上であればステップＳ７５に進みテストデータの内容Ｏ
Ｋの結果が出力されてこれがデータファイル１４に記録
される。一方、Ｃが基準値以下であればステップＳ７６
に進みテストデータの内容不可の結果が出力されてこれ
がデータファイル１４に記録される。例えば、（１）Ａ
が１４０ゲ−トでＢが１００ステップならばＣ＝０．７
となり、（２）Ａが１００ゲ−トでＢが１５０ステップ
ならばＣ＝１．５となる。ここで、基準値を１．０とす
ると（１）は不合格、（２）は合格となる。

【００２８】図９は、図５のステップＳ８に於ける設計
された特定用途向け集積回路に用いられるゲートアレイ
等のデバイス選択の検証の為の詳細なフローチャートを
示す。即ち、設計された特定用途向け集積回路の回路規
模に見合った回路規模を持つデバイスを選択することを
目的とするものである。設計された特定用途向け集積回
路の回路規模が選択されたデバイスの回路規模より大幅
に小さいと無駄が生じてコストを上げる原因となり、反
対に大きいときはデバイスを作ることができないことに
なる。

【００２９】まず、設計された特定用途向け集積回路の
論理データを記憶しているメモリ１５にアクセスして当
該特定用途向け集積回路の入力ピンの本数（入力数）、
出力ピンの本数（出力数）、入出力ピンの本数（入出力
数）を順次ステップＳ８１、Ｓ８２、Ｓ８３に於いて抽
出する。次に、ステップＳ８４に於いて回路規模を示す
等価ゲ−ト数を算出する。これは図８のステップＳ７１
と同様に算出すればよい。

【００３０】次に、ステップＳ８５で設計された特定用
途向け集積回路に利用可能なデバイス候補を幾つか選択
し、続いてステップＳ８６、Ｓ８７でこのステップＳ８
１−Ｓ８４で得られた入出力の条件と等価ゲ−ト数より
最適なデバイスを求める。図１０は複数のデバイスとそ
の入出力の条件と等価ゲ−ト数との関係を示す表であ
る。例えば、設計された特定用途向け集積回路が入力ピ
ン１２本、出力ピン６本、等価ゲート数１３０ゲ−トと
すると、図１０から全ての条件を満足するデバイスとし
てデバイス２とデバイス４とが使用可能である。（Ｉ）
即ち、先ず等価ゲート数１３０以上のデバイスをサーチ
するとデバイス１−４が利用可能と分かる。（ＩＩ）つ
ぎに入力ピン数１２以上でサーチするとデバイス２と４
とが得られる。よって、（Ｉ），（ＩＩ）のサーチの結
果の論理積をとると、デバイス２と４とが利用可能と分
かる。しかしながら、デバイス２の等価ゲート数がデバ
イス４の半分であり出力ピン数、入出力ピン数も小さい
ので、コストパフォ−マンスの観点からステップＳ８７
に於いてデバイス２を最適デバイスとする。

【００３１】次に、ステップＳ８８に於いて指定したデ
バイスが最適デバイスであるか否かをチェックし、最適
デバイスであればステップＳ８９で「デバイスＯＫ」と
してその結果をデータファイル１４に記録し、それ以外
であればステップＳ９０で「デバイス２を使え」との指
示を表示装置１７を介して出力する。

【００３２】図１１は３本のピン３１、３２、３３を有
する特定用途向け集積回路３０の構成を示すブロック図
である。このうち、ピン３１が入力ピン、ピン３２が入
出力ピン、３３が出力ピンである。特定用途向け集積回
路３０はアンド回路３４、回路３５、バッファ回路３
６、インバータ３７を含み、図６の入力信号の検図のフ
ローチャートに於けるステップＳ５１で論理データから
入力となり得る信号を抽出すると、ピン３１、３２が検
出される。従って、このピン３１、３２についてテスト
データの入力となり得る信号のすべてについて「０」と
「１」の記述があるか否かをチェックする。

【００３３】図１２は５本のピン４１、４２、４３、４
４、４５を有する特定用途向け集積回路４０の構成を示
すブロック図である。このうち、ピン４１、４２、４３
が入力ピン、ピン４４が入出力ピン、４５が出力ピンで
ある。特定用途向け集積回路４０は回路４６、バッファ
回路４７、アンド回路４８を含み、図７の出力信号の検
図のフローチャートに於けるステップＳ６１で論理デー
タから出力となり得る信号を抽出すると、ピン４４、４
５が検出される。従って、このピン４４、４５について
テストデータの出力となり得る信号のすべてについて期
待値があるか否かをチェックする。

【００３４】次に、論理データより出力となる信号の、
出力として取り得る値を抽出する。ピン４４では値とし
てＬとＺ（ハイインピーダンス）であり、ピン４５では
ＬとＨである。

【００３５】尚、上記実施例によれば図５のフローチャ
ートでは４つのプロセスＳ５−Ｓ８を使ったが、検図の
目的によってはこのうち１つまたは２つ以上のプロセス
を実行すれば特定用途向け集積回路の目的の部分の判定
ができる。例えば、入力信号、出力信号の検図ステップ
Ｓ５、Ｓ６のみによる特定用途向け集積回路の検図を行
うことができる。

【００３６】また４つのプロセスＳ５−Ｓ８すべてを実
行する場合もそれぞれの順番は説明した実施例の順番ど
おりである必要は特になく、自由に選択できる。また論
理データ、テストデータのロードはデータファイル１４
から内部メモリへ行ったが、データファイルを用いず、
例えば外部のデータベ−スから必要なデータを内部メモ
リへ読み込むものであってもよい。

【００３７】また、図８に示したテストデータ数の検証
に於いてテストデータのステップ数と等価ゲート数との
関係を単純に両者の比Ｃとして線形演算により求めた
が、これに限らず、例えば非線形演算で求めても良い。

【００３８】また、図９のデバイス選択フローにおい
て、ステップＳ８９で指定デバイスが最適デバイスでな
かった時に使用デバイスの指定を行うようにしたが、指
定デバイスが最適デバイスであった時にも最適デバイス
と同等のデバイスがあればこれをデバイスの互換性とし
て示しても良い。

【００３９】

【発明の効果】以上詳述したように本発明の特定用途向
け集積回路の検図方法によれば、人間の感覚に頼ること
なく、充分かつ正確な検図を自動的に行うことができ、
検図の自動化、効率化、高信頼化が可能である。

【図面の簡単な説明】

【図１】この発明の検図方法の実行の為の検図装置の全
体の構成を示すブロック図。

【図２】検図の対象となる特定用途向け集積回路の一例
を示すブロック図。

【図３】図２の特定用途向け集積回路の入出力信号とそ
れらに対応して図１のデータファイルからメモリにロー
ドされたテストデータの信号波形図。

【図４】特定用途向け集積回路の検図方法の全体の流れ
を示すフローチャート。

【図５】検図方法の主要部のフローチャート。

【図６】入力されるテストデータの検査のためのフロー
チャート。

【図７】ＡＳＩＣの出力信号の検査の為のフローチャー
ト。

【図８】設計された特定用途向け集積回路のテストデー
タのステップ数の検証の為のフローチャート。

【図９】設計された特定用途向け集積回路を実現するた
めに指定されたデバイスに対する適否を検証する為のフ
ローチャート。

【図１０】デバイス選択表の一例を示す図。

【図１１】設計された特定用途向け集積回路の他の例を
示すブロック図。

【図１２】設計された特定用途向け集積回路の更に他の
例を示すブロック図。

【符号の説明】

１１…ＣＰＵ、１２…バス、１３…ＤＭＡ、１４…デー
タファイル、１５…メモリ、１６…キーボード、１７…
表示装置、２１…特定用途向け集積回路、２１ａ−２１
ｄ…入力ピン、２１ｅ−２１ｆ…出力ピン、２２…メモ
リ・コントローラ、Ｓ３…検図ステップ、Ｓ５…入力信
号の検図、Ｓ６…出力信号の検図、Ｓ７…テストデータ
数の検図、Ｓ８…デバイス選択の検図、３０…特定用途
向け集積回路，４０…特定用途向け集積回路。

Claims (6)

【特許請求の範囲】
1. 【請求項１】 設計された特定用途向け集積回路の論理
   デ−タを記憶し、 前記の設計された特定用途向け集積回路のテストの為の
   テストデータを記憶し、 記憶された論理データのうちの所定の属性のデータを評
   価し、 前記テストデータのうちの前記所定の属性のデータを評
   価し、 前記論理データおよびテストデータの評価の結果に基づ
   いて特定用途向け集積回路の設計内容およびテストデー
   タの内容の評価のうち少なくとも一方を行うことを特徴
   とする特定用途向け集積回路の検図方法。
2. 【請求項２】 設計された特定用途向け集積回路の論理
   デ−タを記憶し、 前記の設計された特定用途向け集積回路のテストの為の
   テストデータを記憶し、 前記論理データから入力となり得る信号すべてを抽出
   し、 抽出された信号に対応するテストデ−タの内容に論理レ
   ベルの「０」と「１」とが両方含まれているか否かを判
   断することを特徴とする特定用途向け集積回路の検図方
   法。
3. 【請求項３】 設計された特定用途向け集積回路の論理
   デ−タを記憶し、 前記の設計された特定用途向け集積回路のテストの為の
   テストデータを記憶し、 前記論理データから出力となり得る信号すべてを抽出
   し、 抽出された信号に対応するテストデ−タの内容に期待値
   が含まれているか否かを判断することを特徴とする特定
   用途向け集積回路の検図方法。
4. 【請求項４】 設計された特定用途向け集積回路の論理
   デ−タを記憶し、 前記の設計された特定用途向け集積回路のテストの為の
   テストデータを記憶し、 前記論理デ−タから出力の取り得る値を抽出し、 該当する信号に対してテストデ−タが抽出された値を満
   たすか否かを判断することを特徴とする特定用途向け集
   積回路の検図方法。
5. 【請求項５】 設計された特定用途向け集積回路の論理
   デ−タを記憶し、 前記の設計された特定用途向け集積回路のテストの為の
   テストデータを記憶し、 前記論理デ−タから前記特定用途向け集積回路の回路規
   模を算出し、 テストデ−タのステップ数をカウントし、 テストデ−タのステップ数が算出された回路規模に対し
   てどれだけの値を持つのかを算出し、 算出した結果をもとに特定用途向け集積回路およびテス
   トデータの良否判定を行うことを特徴とする特定用途向
   け集積回路の検図方法。
6. 【請求項６】 設計された特定用途向け集積回路の論理
   デ−タを記憶し、 前記の設計された特定用途向け集積回路のテストの為の
   テストデータを記憶し、 前記論理デ−タから前記特定用途向け集積回路の等価ゲ
   −ト数を算出し、 テストデ−タのステップ数をカウントし、 テストデ−タのステップ数が算出された等価ゲ−ト数に
   対してどれだけの値を持つのかを算出し、 算出した結果をもとに特定用途向け集積回路およびテス
   トデータの良否判定を行うことを特徴とする特定用途向
   け集積回路の検図方法。