JPH0786199A - 炭化けい素半導体装置の製造方法 - Google Patents
炭化けい素半導体装置の製造方法Info
- Publication number
- JPH0786199A JPH0786199A JP5229332A JP22933293A JPH0786199A JP H0786199 A JPH0786199 A JP H0786199A JP 5229332 A JP5229332 A JP 5229332A JP 22933293 A JP22933293 A JP 22933293A JP H0786199 A JPH0786199 A JP H0786199A
- Authority
- JP
- Japan
- Prior art keywords
- nitride film
- silicon
- semiconductor device
- sic
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P30/00—Ion implantation into wafers, substrates or parts of devices
- H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
- H10P30/202—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials
- H10P30/204—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials into Group IV semiconductors
- H10P30/2042—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials into Group IV semiconductors into crystalline silicon carbide
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P30/00—Ion implantation into wafers, substrates or parts of devices
- H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
- H10P30/21—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically active species
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】SiＣ半導体素体にAlを所期の濃度に導入したｐ
形領域を形成し、半導体素子作製を可能にする。 【構成】イオン注入後のアニール時のAlの外方拡散を、
表面に窒化けい素膜を形成することにより防止して所期
のAl濃度を得る。窒化けい素とSiＣの熱膨張率の違いに
よる支障の発生は、窒化けい素膜の両面に酸化けい素膜
を積層することにより防止する。
形領域を形成し、半導体素子作製を可能にする。 【構成】イオン注入後のアニール時のAlの外方拡散を、
表面に窒化けい素膜を形成することにより防止して所期
のAl濃度を得る。窒化けい素とSiＣの熱膨張率の違いに
よる支障の発生は、窒化けい素膜の両面に酸化けい素膜
を積層することにより防止する。
Description
【０００１】
【産業上の利用分野】本発明は、炭化けい素 (以下SiＣ
と記す) 素体にｐ型領域形成のためにアルミニウム (A
l) をイオン注入するSiＣ半導体装置の製造方法に関す
る。
と記す) 素体にｐ型領域形成のためにアルミニウム (A
l) をイオン注入するSiＣ半導体装置の製造方法に関す
る。
【０００２】
【従来の技術】2.２〜3.３eVの広いバンドギャップを有
するSiＣは、けい素に比べ最大電界強度が高い特徴を有
し、高耐圧半導体素子の材料として期待されている。半
導体素子の製造には、不純物のドーピングが不可欠であ
る。SiＣに高温においてイオン注入すれば、AlやGaでｐ
形になることは、Jornal of the Electrochemical Soci
ety 、Vol 119(1972)p.1355 にAddamiano らにより、ま
たSov.Phys.Semicond 、Vol 9(1976)p.820にGusev らに
より報告されている。
するSiＣは、けい素に比べ最大電界強度が高い特徴を有
し、高耐圧半導体素子の材料として期待されている。半
導体素子の製造には、不純物のドーピングが不可欠であ
る。SiＣに高温においてイオン注入すれば、AlやGaでｐ
形になることは、Jornal of the Electrochemical Soci
ety 、Vol 119(1972)p.1355 にAddamiano らにより、ま
たSov.Phys.Semicond 、Vol 9(1976)p.820にGusev らに
より報告されている。
【０００３】
【発明が解決しようとする課題】一般にイオン注入した
半導体基板は不純物の電気的な活性化のためアニール工
程が続けて施される。ところが、SiＣ素体にイオン注入
したAlはアニール工程で外方拡散、すなわちSiＣ中のAl
が基板外に放出される現象が生じ、所期の不純物濃度が
得られないという点でAlのイオン注入は困難であった。
半導体基板は不純物の電気的な活性化のためアニール工
程が続けて施される。ところが、SiＣ素体にイオン注入
したAlはアニール工程で外方拡散、すなわちSiＣ中のAl
が基板外に放出される現象が生じ、所期の不純物濃度が
得られないという点でAlのイオン注入は困難であった。
【０００４】本発明は、この問題を解決し、SiＣ素体中
にAlをイオン注入して所期の不純物濃度の領域を形成す
るSiＣ半導体装置の製造方法を提供することにある。
にAlをイオン注入して所期の不純物濃度の領域を形成す
るSiＣ半導体装置の製造方法を提供することにある。
【０００５】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明のSiＣ半導体装置の製造方法は、SiＣ素体
の所定の領域にAlのイオン注入を行い、少なくともその
Alのイオン注入を行った領域の表面に窒化けい素膜によ
り被覆したのちアニールする工程を含むものとする。窒
化けい素膜の厚さが0.１μｍ以上、0.５μｍ以下である
と良い。窒化けい素膜とSiＣ素体の間に酸化けい素膜を
介在させることが有効である。その酸化けい素膜の厚さ
が0.５μｍ以下であることが望ましい。さらに窒化けい
素膜の反酸化けい素膜側にも酸化けい素膜を被着するこ
とが有効である。この場合、両酸化けい素膜の厚さをほ
ぼ等しくすることが良い方法である。
めに、本発明のSiＣ半導体装置の製造方法は、SiＣ素体
の所定の領域にAlのイオン注入を行い、少なくともその
Alのイオン注入を行った領域の表面に窒化けい素膜によ
り被覆したのちアニールする工程を含むものとする。窒
化けい素膜の厚さが0.１μｍ以上、0.５μｍ以下である
と良い。窒化けい素膜とSiＣ素体の間に酸化けい素膜を
介在させることが有効である。その酸化けい素膜の厚さ
が0.５μｍ以下であることが望ましい。さらに窒化けい
素膜の反酸化けい素膜側にも酸化けい素膜を被着するこ
とが有効である。この場合、両酸化けい素膜の厚さをほ
ぼ等しくすることが良い方法である。
【０００６】
【作用】理由は十分には解明されていないが、窒化けい
素膜はAlを固溶し、Alの外方拡散阻止作用があることが
実験的に見出された。外方拡散阻止には0.１μｍ以上の
厚さが必要である。厚すぎるとその中に固溶されるAlの
量が多くなりすぎるので、0.５μｍ以下に抑えるとよ
い。ただし、窒化けい素はSiＣに比べて熱膨張率が小さ
く、その熱膨張率の差異によりSiＣ素体と窒化けい素膜
の間に熱応力が発生し、窒化膜に亀裂が生じる場合があ
り、アニール時にこの亀裂を通じてAlが外方拡散し、Si
Ｃ中にAl濃度のばらつきが生ずることがある。酸化けい
素膜はこの両者の緩衝膜として作用する。酸化膜厚は膜
付け時間がなるべく短くなるように、また、酸化膜中に
外方拡散するAl量を少なくするために0.５μｍ以下にす
る必要がある。そして、窒化膜の厚さとほぼ等しくする
のが窒化膜に亀裂を発生させないために有効である。し
かし、深い拡散層を形成するためにアニール温度を高く
した場合には、酸化けい素と窒化けい素の熱膨張率の差
異により両者間に熱応力が発生し、窒化膜に亀裂が発生
する。そこで、窒化膜を両面の酸化膜により挟むことに
より、熱応力の発生を極力抑える。
素膜はAlを固溶し、Alの外方拡散阻止作用があることが
実験的に見出された。外方拡散阻止には0.１μｍ以上の
厚さが必要である。厚すぎるとその中に固溶されるAlの
量が多くなりすぎるので、0.５μｍ以下に抑えるとよ
い。ただし、窒化けい素はSiＣに比べて熱膨張率が小さ
く、その熱膨張率の差異によりSiＣ素体と窒化けい素膜
の間に熱応力が発生し、窒化膜に亀裂が生じる場合があ
り、アニール時にこの亀裂を通じてAlが外方拡散し、Si
Ｃ中にAl濃度のばらつきが生ずることがある。酸化けい
素膜はこの両者の緩衝膜として作用する。酸化膜厚は膜
付け時間がなるべく短くなるように、また、酸化膜中に
外方拡散するAl量を少なくするために0.５μｍ以下にす
る必要がある。そして、窒化膜の厚さとほぼ等しくする
のが窒化膜に亀裂を発生させないために有効である。し
かし、深い拡散層を形成するためにアニール温度を高く
した場合には、酸化けい素と窒化けい素の熱膨張率の差
異により両者間に熱応力が発生し、窒化膜に亀裂が発生
する。そこで、窒化膜を両面の酸化膜により挟むことに
より、熱応力の発生を極力抑える。
【０００７】
【実施例】図１(a) 、(b) は本発明の一実施例のAlイオ
ン注入工程を示す。まず、SiＣ基板１にAlイオン２をイ
オン注入する〔図１(a) 〕。このとき、イオン注入条件
は加速電圧100keV、ドーズ量は３×1014cm-2、イオン種
は27Al+ である。次にSiＣ基板の表面に窒化膜３を形成
する〔図１(b) 〕。窒化膜の形成は例えば、スパッタ
法、プラズマＣＶＤ法などによる。この窒化膜によりAl
の外方拡散が防止されるが、窒化膜中のAlの固溶度が大
きく、窒化膜が厚いほどアニール中の外方拡散により窒
化膜中に固溶するAlの量は大きくなる。ただし、窒化膜
が薄すぎるとAlが通過するおそれがあるほか、ピンホー
ルができやすく、ピンホールの部分でAlが外方拡散する
恐れがある。窒化膜の厚さは0.１〜0.５μｍ程度が適当
である。また、SiＣ基板面内で窒化膜厚にばらつきを生
じているとSiＣ基板内へのAlの拡散量に局部的な差異を
生じる。したがって、SiＣ基板中のAl濃度の面内分布も
ばらつきが生じる。すなわち、窒化膜３は上記の厚さで
しかもSiＣ基板面内で均一の厚さに作製する必要があ
る。このあと、アニールを1200℃の温度で窒素雰囲気中
で10時間実施した。
ン注入工程を示す。まず、SiＣ基板１にAlイオン２をイ
オン注入する〔図１(a) 〕。このとき、イオン注入条件
は加速電圧100keV、ドーズ量は３×1014cm-2、イオン種
は27Al+ である。次にSiＣ基板の表面に窒化膜３を形成
する〔図１(b) 〕。窒化膜の形成は例えば、スパッタ
法、プラズマＣＶＤ法などによる。この窒化膜によりAl
の外方拡散が防止されるが、窒化膜中のAlの固溶度が大
きく、窒化膜が厚いほどアニール中の外方拡散により窒
化膜中に固溶するAlの量は大きくなる。ただし、窒化膜
が薄すぎるとAlが通過するおそれがあるほか、ピンホー
ルができやすく、ピンホールの部分でAlが外方拡散する
恐れがある。窒化膜の厚さは0.１〜0.５μｍ程度が適当
である。また、SiＣ基板面内で窒化膜厚にばらつきを生
じているとSiＣ基板内へのAlの拡散量に局部的な差異を
生じる。したがって、SiＣ基板中のAl濃度の面内分布も
ばらつきが生じる。すなわち、窒化膜３は上記の厚さで
しかもSiＣ基板面内で均一の厚さに作製する必要があ
る。このあと、アニールを1200℃の温度で窒素雰囲気中
で10時間実施した。
【０００８】図２(a) 〜(d) に示す別の実施例を示し、
まず、SiＣ基板に図１に示した方法と同様にAlイオン２
をイオン注入する〔図２(a) 〕。次にSiＣ基板表面に0.
１μｍ程度の厚さの酸化膜４を形成する〔図２(b) 〕。
次いで酸化膜４上に窒化膜３を図１と同様の方法によっ
て形成する〔図２(c) 〕。このときの窒化膜は、図１の
ように窒化膜のみをAlの外方拡散防止膜とする場合と同
様の理由により0.１〜0.５μｍ程度の均一膜厚を有する
膜である必要がある。さらに、窒化膜３の上に再び酸化
膜５を形成する〔図２(d) 〕。SiＣ基板１と窒化膜３の
間に緩衝膜として酸化膜４が形成されており、SiＣと窒
化けい素の熱膨張率の違いによる熱応力の発生を抑えて
はいるが、アニール温度を高くするために窒化膜３を酸
化膜４および酸化膜５により挟む構造としている。外方
拡散防止膜が、図１のように窒化けい素膜３のみ、ある
いは酸化けい素膜４と窒化けい素膜３よりなる構造で
は、アニール時に窒化膜３に亀裂が生じ、この亀裂によ
りSiＣ基板内でAlの面内濃度分布にばらつきを生じる場
合があった。図２に示すように、外方拡散防止膜が酸化
膜４、窒化膜３および酸化膜５からなる構造のときに
は、1500℃、10時間のアニール後の亀裂は発生しない。
このとき、酸化膜５の厚さは、酸化膜３の厚さと同等に
するのが窒化膜３に亀裂を発生させないために有効であ
った。
まず、SiＣ基板に図１に示した方法と同様にAlイオン２
をイオン注入する〔図２(a) 〕。次にSiＣ基板表面に0.
１μｍ程度の厚さの酸化膜４を形成する〔図２(b) 〕。
次いで酸化膜４上に窒化膜３を図１と同様の方法によっ
て形成する〔図２(c) 〕。このときの窒化膜は、図１の
ように窒化膜のみをAlの外方拡散防止膜とする場合と同
様の理由により0.１〜0.５μｍ程度の均一膜厚を有する
膜である必要がある。さらに、窒化膜３の上に再び酸化
膜５を形成する〔図２(d) 〕。SiＣ基板１と窒化膜３の
間に緩衝膜として酸化膜４が形成されており、SiＣと窒
化けい素の熱膨張率の違いによる熱応力の発生を抑えて
はいるが、アニール温度を高くするために窒化膜３を酸
化膜４および酸化膜５により挟む構造としている。外方
拡散防止膜が、図１のように窒化けい素膜３のみ、ある
いは酸化けい素膜４と窒化けい素膜３よりなる構造で
は、アニール時に窒化膜３に亀裂が生じ、この亀裂によ
りSiＣ基板内でAlの面内濃度分布にばらつきを生じる場
合があった。図２に示すように、外方拡散防止膜が酸化
膜４、窒化膜３および酸化膜５からなる構造のときに
は、1500℃、10時間のアニール後の亀裂は発生しない。
このとき、酸化膜５の厚さは、酸化膜３の厚さと同等に
するのが窒化膜３に亀裂を発生させないために有効であ
った。
【０００９】図３は、本発明の実施例により製造された
半導体装置のｐ形領域におけるAl濃度分布を示し、SiＣ
素体表面のAl濃度は１×1019cm-3程度で、拡散深さ２μ
ｍ程度の濃度分布が均一に得られた。
半導体装置のｐ形領域におけるAl濃度分布を示し、SiＣ
素体表面のAl濃度は１×1019cm-3程度で、拡散深さ２μ
ｍ程度の濃度分布が均一に得られた。
【００１０】
【発明の効果】本発明によれば、窒化けい素のAl外方拡
散阻止作用を利用して、Alイオン注入後SiＣ素体表面を
窒化けい素膜により被覆してSiＣへの所期の濃度でのAl
導入領域を形成することができた。また窒化けい素とSi
Ｃとの熱膨張率の違いによる支障の発生を、酸化けい素
膜の積層により防止することができた。
散阻止作用を利用して、Alイオン注入後SiＣ素体表面を
窒化けい素膜により被覆してSiＣへの所期の濃度でのAl
導入領域を形成することができた。また窒化けい素とSi
Ｃとの熱膨張率の違いによる支障の発生を、酸化けい素
膜の積層により防止することができた。
【図１】本発明の一実施例におけるAlイオン注入工程を
(a) 、(b) の順に示す断面図
(a) 、(b) の順に示す断面図
【図２】本発明の別の実施例におけるAlイオン注入工程
を(a) ないし(d) の順に示す断面図
を(a) ないし(d) の順に示す断面図
【図３】本発明の実施例により製造されたSiＣ半導体装
置のｐ形領域における濃度分布図
置のｐ形領域における濃度分布図
１ SiＣ基板 ２ Alイオン ３ 窒化けい素膜 ４、５ 酸化けい素膜
Claims (6)
- 【請求項１】炭化けい素素体の所定の領域にアルミニウ
ムのイオン注入を行い、少なくともそのアルミニウムの
イオン注入を行った領域の表面を窒化けい素膜により被
覆したのちアニールする工程を含むことを特徴とする炭
化けい素半導体装置の製造方法。 - 【請求項２】窒化けい素膜の厚さが0.１μｍ以上、0.５
μｍ以下である請求項１記載の炭化けい素半導体装置の
製造方法。 - 【請求項３】窒化けい素膜と炭化けい素素体の間に酸化
けい素膜を介在させる請求項１あるいは２記載の炭化け
い素半導体装置の製造方法。 - 【請求項４】酸化けい素膜の厚さが0.５μｍ以下である
請求項３記載の炭化けい素半導体装置の製造方法。 - 【請求項５】窒化けい素膜の反酸化けい素膜側にも酸化
けい素膜を被着する請求項３あるいは４記載の炭化けい
素半導体装置の製造方法。 - 【請求項６】両酸化けい素膜の厚さをほぼ等しくする請
求項５記載の炭化けい素半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5229332A JPH0786199A (ja) | 1993-09-16 | 1993-09-16 | 炭化けい素半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5229332A JPH0786199A (ja) | 1993-09-16 | 1993-09-16 | 炭化けい素半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0786199A true JPH0786199A (ja) | 1995-03-31 |
Family
ID=16890500
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5229332A Pending JPH0786199A (ja) | 1993-09-16 | 1993-09-16 | 炭化けい素半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0786199A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5952679A (en) * | 1996-10-17 | 1999-09-14 | Denso Corporation | Semiconductor substrate and method for straightening warp of semiconductor substrate |
| JP2000012482A (ja) * | 1998-06-22 | 2000-01-14 | Fuji Electric Co Ltd | 炭化けい素半導体素子の製造方法 |
| JP2002314071A (ja) * | 2001-04-18 | 2002-10-25 | Denso Corp | 炭化珪素半導体装置の製造方法 |
| US6573534B1 (en) | 1995-09-06 | 2003-06-03 | Denso Corporation | Silicon carbide semiconductor device |
| WO2012120731A1 (ja) | 2011-03-09 | 2012-09-13 | 住友電気工業株式会社 | 半導体装置の製造方法 |
| WO2012120730A1 (ja) * | 2011-03-09 | 2012-09-13 | 住友電気工業株式会社 | 半導体装置の製造方法 |
-
1993
- 1993-09-16 JP JP5229332A patent/JPH0786199A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6573534B1 (en) | 1995-09-06 | 2003-06-03 | Denso Corporation | Silicon carbide semiconductor device |
| US5952679A (en) * | 1996-10-17 | 1999-09-14 | Denso Corporation | Semiconductor substrate and method for straightening warp of semiconductor substrate |
| JP2000012482A (ja) * | 1998-06-22 | 2000-01-14 | Fuji Electric Co Ltd | 炭化けい素半導体素子の製造方法 |
| JP2002314071A (ja) * | 2001-04-18 | 2002-10-25 | Denso Corp | 炭化珪素半導体装置の製造方法 |
| WO2012120731A1 (ja) | 2011-03-09 | 2012-09-13 | 住友電気工業株式会社 | 半導体装置の製造方法 |
| WO2012120730A1 (ja) * | 2011-03-09 | 2012-09-13 | 住友電気工業株式会社 | 半導体装置の製造方法 |
| JP2012190864A (ja) * | 2011-03-09 | 2012-10-04 | Sumitomo Electric Ind Ltd | 半導体装置の製造方法 |
| US8765617B2 (en) | 2011-03-09 | 2014-07-01 | Sumitomo Electric Industries, Inc. | Method of manufacturing semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5244819A (en) | Method to getter contamination in semiconductor devices | |
| US5567638A (en) | Method for suppressing boron penetration in PMOS with nitridized polysilicon gate | |
| KR100642627B1 (ko) | 다결정 실리콘 구조물의 제조 방법 | |
| US4002501A (en) | High speed, high yield CMOS/SOS process | |
| JPH0786199A (ja) | 炭化けい素半導体装置の製造方法 | |
| US4426234A (en) | Method of forming reproducible impurity zone of gallium or aluminum in a wafer by implanting through composite layers and diffusion annealing | |
| JPH04264724A (ja) | 半導体基板の製造方法 | |
| US6316337B1 (en) | Production process of SOI substrate | |
| US6656775B1 (en) | Semiconductor substrate, semiconductor device, and manufacturing method thereof | |
| US3917491A (en) | Methods for fabricating resistant MOS devices | |
| JPH0673350B2 (ja) | 半導体装置の製造方法 | |
| JPH03229427A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH0673349B2 (ja) | 半導体装置の製造方法 | |
| JPH02301130A (ja) | 半導体装置の製造方法 | |
| JPH02224326A (ja) | 半導体装置の製造方法 | |
| JPH0533527B2 (ja) | ||
| JPH0225072A (ja) | 半導体装置の製造方法 | |
| KR920004966B1 (ko) | 이온 주입된 GaAs 기판의 활성화 방법 | |
| KR0179562B1 (ko) | 반도체 소자의 보호막 제조방법 | |
| WO2022054429A1 (ja) | Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ | |
| EP0482829A1 (en) | Method for forming a composite oxide over a heavily doped region | |
| JPH0697082A (ja) | 半導体装置の製造方法 | |
| JPH0320023A (ja) | Ｎ型拡散層の形成方法 | |
| JPH0260215B2 (ja) | ||
| JPS60149125A (ja) | 半導体基板への不純物添加方法 |