JPH0225072A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体装置の製造方法に関し、さらに詳し
くは、ＭＯＳ　）ランジスタを有する半導体装置の製造
方法の改良に係るものである。

〔従来の技術〕

従来例によるこの種のＭＯＳトランジスタ全体の概要構
成を第３図に示し、そのゲート電極の詳細構成を第４図
に示す。

すなわち、これらの第３図および第４図に示す従来例構
成において、符号１はシリコン半導体基板、２ａおよび
２ｂはこのシリコン半導体基板ｌでの主面上の素子間分
離領域に形成された分Ｓ酸化膜、３および４は同上素子
形成領域の選択された部分に順次に積層形成されたゲー
ト絶縁膜およびゲート電極、５ａおよび５ｂはこのゲー
ト絶縁膜３を挟んで拡散形成されたンース匍域およびド
レイン領域、６はこれらのソース領域５ａおよびドレイ
ン領域５ｂ間でのゲート絶縁ＩＰＪ３の下面に形成され
るチャネル領域、７はこれらのソース領域５ａおよびド
レイン領域５ｂを形成するために注入される石綿物イオ
ンである。

しかして、この従来例装置の製造は、まず、シリコン半
導体基板ｌの主面を素子間分離用の充分に厚い酸化膜２
ａ、２ｂによって区分し、かつその素子形成領域の全面
に、熱酸化法によって絶縁酸化膜、減圧気相成長法によ
って多結晶シリコン膜を順次にそれぞれ積層形成させる
と共に、これを写真製版法、エツチング法により、ゲー
ト対応部分のみを残して選択的に除去し、ゲート絶縁膜
３およびゲート電極４を形成する。ついで、このゲート
電極４をマスクに用い、不純物イオン７を注入し、かつ
拡散処理して、ゲート絶縁膜３を挟んでソース領域５ａ
およびドレイン領域５ｂを形成させることにより、これ
らのソース領域５ａおよびドレイン領域５ｂ間でのゲー
ト絶縁膜３の下面にチャネル領域６が形成され、このよ
うにして、所期のＭＯＳトランジスタを得るのである。

〔発明が解決しようとする課題〕

従来のＭＯＳ　ｌ−ランジスタは、以上のようにして構
成されるが、ゲート電極４を形成している多結晶シリコ
ン膜は、堆積成長時にあって、その結晶粒が、第４図に
見られるように柱状に成長されることから、ソース領域
５ａ、ドレイン領域５ｂの拡散形成に際して、注入され
る不純物イオン７が、この結晶粒界をそのまへで突き抜
けたり、結晶軸に沿って多結晶シリコンを構成するシリ
コン原子に衝突せずに通過したりする（以下、これをチ
ャネリングと呼ぶ）ために、この多結晶シリコン膜から
なるゲート電極４が、イオン注入マスクとしての役割を
完全には果さなくなる場合がある。つまり、チャネル領
域７への不純物イオン６の侵入を全て遮ぎることができ
ず、これによって、構成されるＭＯＳ）ランジスタの電
気的特性が変化する慣れを生ずると云う問題点があった
。

この発明は、従来のこのような問題点を解消するために
なされたもので、その目的とするところは、不純物イオ
ンの注入によるソース領域、ドレイン領域の拡散形成に
際して、チャネル領域への不純物イオンの侵入を完全に
遮ぎることができるイオン注入マスク、この場合、ゲー
ト電極を得られるようにした。この種の半導体装置の製
造方法、こ−では、ｌｌｌ０９　ｌ−ランジスタの製造
方法を提供することである。

〔課題を解決するための手段〕

前記目的を達成するために、この発明に係る半導体装置
の製造方法は、　　ＭＯＳ）ランジスタにおけるゲート
電極をして、−旦、多結晶シリコン膜−と非晶質シリコ
ン膜とによる多層構造とし、この構成によるゲート電極
をイオン注入マスクとして用い、不純物イオンの注入に
よるソース領域およびドレイン領域の形成を行ない、そ
の後、熱処理して、非晶質シリコン膜を多結晶化させる
ようにしたものである。

すなわち、この発明は、半導体基板の素子形成領域上に
、ゲート絶縁膜となる酸化膜部分を形成する工程と、こ
の酸化膜部分上に、ゲート電極となる多結晶シリコン膜
部分および非晶質シリコン膜部分を順次交互に多層に積
層させる工程と、前記酸化膜部分および前記交互に積層
された多結晶シリコン膜部分、非晶質シリコン膜部分を
、ゲート部に対応する部分のみを残して選択的に除去し
、酸化膜部分によってゲート絶縁膜を、交互に積層され
た多結晶シリコン膜部分、非晶質シリコン膜部分によっ
て多層構造のゲート電極をそれぞれに積層状態で形成す
る工程と、前記ゲート電極をマスクに不純物をイオン注
入して、ソース領域およびドレイン領域を形成させる工
程と、これを熱処理して、前記非晶質シリコン膜部分を
多結晶化させると共に、前記イオン注入部分を拡散させ
る工程とを含むことを特徴とする半導体装置の製造方法
である。

〔作　　　用〕

従って、この発明方法においては、ＭＯＳ　）ランジス
タにおけるゲート電極を、−旦、多結晶シリコン膜と非
晶質シリコン膜とによる多層構造にしておき、この状態
でのゲート電極をイオン注入マスクに用い、不純物をイ
オン注入してソース領域およびドレイン領域を形成させ
るようにしているために、この時点、つまり、ソース領
域およびドレイン領域を形成させるための不純物のイオ
ン注入時点では、チャネル領域への不純物イオンの侵入
を完全に遮ぎることができ、かつその後の熱処理により
、非晶質シリコン膜を多結晶化させると共に、ソース領
域およびドレイン領域内でのイオン注入された不純物を
拡散させて、所定の構成によるにＯＳトランジスタが得
られるのである。

〔実　施　例〕

以下、この発明に係る半導体装置の製造方法の一実施例
につき、第１図および８２図を参照して詳細に説明する
。

第１図はこの実施例を適用したＭＯＳ　）ランジスタ全
体の概要構成を模式的に示す断面図でありまた。第２図
は同上ゲート電極の詳細構成を示す俯轍図である。これ
らの第１図および第２図実施例構成において、前記第３
図および第４図従来例構成と同一符号は同一または相当
部分を示している。

すなわち、これらの第１図および第２図に示す実施例構
成においても、符号１はシリコン半導体基板、２ａおよ
び２ｂはこのシリコン半導体基板ｌでの主面上の素子間
分離領域に形成された分離酸化膜、３および４は同上素
子形成領域の選択された部分に順次に積層形成されたゲ
ート絶縁膜およびゲート電極であり、このゲート電極４
は、多結晶シリコン膜部分４ａ、、４ａ２と非晶質シリ
コン膜部分４ｂ、　、４ｂ２とを順次交互に積層させた
多層構造からなっている。また、５ａおよび５ｂはこの
ゲート絶縁膜３を挟んで拡散形成されたソース領域およ
びドレイン領域、６はこれらのソース領域５ａおよびド
レイン端域５ｂ間でのゲート絶縁膜３の下面に形成され
るチャネル領域、７はこれらのソース領域５ａおよびド
レイン領域５ｂを形成するために注入される不純物イオ
ンである。

しかして、この実施例装置の製造は、まず、シリコン半
導体基板１の主面を素子間分離用の充分に厚い酸化膜２
ａ、２ｂによって区分し、かつその素子形成領域の全面
にあって、熱酸化法によって絶縁酸化膜部分を形成した
後、続いて、減圧気相成長法を用い、始めに、Ｓ　ｉ）
Ｉ　ａ雰囲気で多結晶シリコンが成長する温度（例えば
、　６００〜８５０℃程度）により多結晶シリコン膜部
分４ａｔを堆積形成させ、次に、同一雰囲気のま〜で、
今度は、非晶質シリコンが堆積する温度（例えば、４５
０〜５００℃程度）まで下げて非晶質シリコン膜部分４
ｂ１を堆積形成させ、さらに、この昇降温を適宜に繰り
返すことにより次段の多結晶シリコン膜部分４　ａ　２
と非晶質シリコン膜部分４ｂ２とを順次交互に積層させ
て多層とし、かつこの多層構造を構成するシリコン薄膜
のうち、少なくとも一層を堆積形成させる際に、Ｓ　ｉ
　Ｈａと共に不純物を含むＰＨ３などのガスを用い、不
純物を含む抵抗の小さいシリコン層を形成させるように
し、かつその後、これらの絶縁酸化膜部分と、交互に積
層された多結晶シリコン膜部分、非晶質シリコン膜部分
とを、写真製版法、エツチング法により、ゲート対応部
分のみを残して選択的に除去し、このようにして、結果
的に、絶縁酸化膜部分によってはゲート絶縁膜３を、交
互に積層された多結晶シリコン膜部分、非晶質シリコン
膜部分によっては多層構造からなるゲート電極４をそれ
ぞれに積層した状態で形成する。

ついで、このように多結晶シリコン膜部分と非晶質シリ
コン膜部分とを交互に積層させた多層構造によるゲート
電極４をマスクに用い、不純物イオン７を注入して、ソ
ース領域５ａおよびドレイン領域５ｂを形成させ、かつ
これらのソース領域５ａおよびドレイン領域５ｂ間での
ゲート絶縁１ｌＩ３の下面に、チャネル領域８を形成さ
せるのであるが、このイオン注入に際しては、先にゲー
ト電極４として形成されている非晶質シリコン膜部分４
ｂ１，４ｂ２の存在によって、こ−で注入される不純物
イオンが、ゲート電極４を構成する結晶粒界を通して突
き抜けたり、あるいは、チャネリングによってチャネル
領域８に不純物が侵入したりするのを確実に防止し得る
のである。

そして、前記イオン注入後１例えば、　９００℃程度の
温度で熱処理することにより、非晶質シリコン膜部分４
　ｂ　１．４　ｂ　２を多結晶化させると共に、ゲート
電極４内での不純物を含む層部分から不純物を含まない
層部分への不純物拡散をなして各部分相互間の抵抗を下
げ、かつ同時にイオン注入部分をも拡散処理させ、この
ようにして５所期の！１ｉＯ３）ランジスタを構成し得
るのである。

なお、前記実施例においては、ゲート電極を構成する多
結晶シリコン膜部分と非晶質シリコン膜部分とが交互に
二層づへ１合計臼層である場合について述べたが、これ
らの多結晶シリコン膜部分と非晶質シリコン膜部分とは
、それぞれに少なくとも一層づへであればよく、また、
そのゲート酸化膜に対する積層順序についても特に制限
されるものではなく、それぞれに実施例の場合と同様な
作用、効果が得られる。

〔発明の効果〕

以上詳述したように、この発明方法によれば、半導体基
板の素子形成領域上に酸化膜部分を形成し、また、その
上に多結晶シリコン膜部分および非晶質シリコン膜部分
を順次交互に多層に８１層させたのち、これらの酸化膜
部分と交互に積層された多結晶シリコン膜部分、非晶質
シリコン膜部分とを、ゲート部に対応する部分のみを残
して選択的に除去し４酸化膜部分でゲート絶縁膜を、交
互に積層された多結晶シリコン膜部分、非晶質シリコン
膜部分で多層構造のゲート電極をそれぞれに積層状態で
形成すると共に、ゲート電極をマスクに不純物をイオン
注入して、ソース領域およびドレイン領域を形成させる
ようにしているために、この不純物のイオン注入時点で
は、ゲート電極を挟んで形成されるチャネル領域への不
純物イオンの侵入を完全に遮ざることができるもので、
従来のように、注入される不純物イオンがゲート電極の
結晶粒界を通して突き抜けたり、チャネリングによるチ
ャネル領域への不純物の侵入を完全かつ効果的に防止で
き、また、不純物イオンの注入後の熱処理によって、非
晶質シリコン膜を多結晶化させるようにしているので、
ゲート電極自体をも通常の状態で形成できるもので、こ
のようにして、結果的に、構成されるＭＯＳ）ランジス
タの電気的特性が変化する惧れもなく、しかも、多層構
造のゲート電極を構成する多結晶シリコン膜部分および
非晶質シリコン膜部分については、その形成を反応温度
の昇降制御操作だけで行ない得ることから、同一の反応
室内で処理可能であり、このために製造工程自体も比較
的簡単で容易に実施できるなどの優れた特長を有するも
のである。

【図面の簡単な説明】

第１図はこの発明に係る半導体装置の製造方法の一実施
例を適用したＭＯＳ　）ランジスタ全体の概要構成を模
式的に示す断面図、第２図は同上ゲート電極の詳細構成
を示す俯轍図であり、また、第３図は従来例によるＭＯ
Ｓ　）ランジスタ全体の概要構成を模式的に示す断面図
、第４図は同上ゲート電極の詳細構成を示す俯轍図であ
る。 ｌ・・・・シリコン半導体基板、２ａ、２ｂ・・・・素
子量分ｇＩ酸化膜、３・・・・ゲート絶縁膜、４・・・
・ゲート電極、４ａ　　４ａ　　・・・・多結晶シリコ
ン膜部分、　４ｂ１゜１’　　　２ ４ｂ２・・・・非晶質シリコン膜部分、５ａ・・・・ソ
ース領域、５ｂ・・・・ドレイン領域、８・・・・チャ
ネル領域、７・・・・不純物イオン。 第２図 第１図

Claims (1)

【特許請求の範囲】
1. 半導体基板の素子形成領域上に、ゲート絶縁膜となる酸
   化膜部分を形成する工程と、この酸化膜部分上に、ゲー
   ト電極となる多結晶シリコン膜部分および非晶質シリコ
   ン膜部分を順次交互に多層に積層させる工程と、前記酸
   化膜部分および前記交互に積層された多結晶シリコン膜
   部分、非晶質シリコン膜部分を、ゲート部に対応する部
   分のみを残して選択的に除去し、酸化膜部分によつてゲ
   ート絶縁膜を、交互に積層された多結晶シリコン膜部分
   、非晶質シリコン膜部分によつて多層構造のゲート電極
   をそれぞれに積層状態で形成する工程と、前記ゲート電
   極をマスクに不純物をイオン注入して、ソース領域およ
   びドレイン領域を形成させる工程と、これを熱処理して
   、前記非晶質シリコン膜部分を多結晶化させると共に、
   前記イオン注入部分を拡散させる工程とを含むことを特
   徴とする半導体装置の製造方法。