JPH0786287A - バンプの形成方法 - Google Patents
バンプの形成方法Info
- Publication number
- JPH0786287A JPH0786287A JP22622293A JP22622293A JPH0786287A JP H0786287 A JPH0786287 A JP H0786287A JP 22622293 A JP22622293 A JP 22622293A JP 22622293 A JP22622293 A JP 22622293A JP H0786287 A JPH0786287 A JP H0786287A
- Authority
- JP
- Japan
- Prior art keywords
- conductive particles
- semiconductor element
- fine conductive
- bump
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3465—Application of solder
- H05K3/3478—Application of solder preforms; Transferring prefabricated solder patterns
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】本発明は半導体素子と実装基板の接合のために
用いられるバンプの形成方法に関し、生産性良くかつ高
精度にパンプを形成することを目的とする。 【構成】基板10にホトレジスト材11を塗布し、このホト
レジスト材11に電極部４の形成位置と対応した所定パタ
ーンを有したマスク12を用いて露光を行い電極部４の形
成位置と対応した位置のみに接着性を持たせた接着部11
a を形成し、この接着部11a 上にバンプ２となる微小導
電性粒子13を付着させ、この微小導電性粒子13が付着し
た基板10を半導体素子１に当接させ、微小導電性粒子13
を半導体素子１に形成されている電極部４に固着させ、
続いて基板10を微小導電性粒子13が半導体素子１に固着
された状態を維持しつつ半導体素子１より離脱させて半
導体素子１の電極部４にバンプ２を形成する。
用いられるバンプの形成方法に関し、生産性良くかつ高
精度にパンプを形成することを目的とする。 【構成】基板10にホトレジスト材11を塗布し、このホト
レジスト材11に電極部４の形成位置と対応した所定パタ
ーンを有したマスク12を用いて露光を行い電極部４の形
成位置と対応した位置のみに接着性を持たせた接着部11
a を形成し、この接着部11a 上にバンプ２となる微小導
電性粒子13を付着させ、この微小導電性粒子13が付着し
た基板10を半導体素子１に当接させ、微小導電性粒子13
を半導体素子１に形成されている電極部４に固着させ、
続いて基板10を微小導電性粒子13が半導体素子１に固着
された状態を維持しつつ半導体素子１より離脱させて半
導体素子１の電極部４にバンプ２を形成する。
Description
【０００１】
【産業上の利用分野】本発明は半導体素子と実装基板の
接合のために用いられるバンプの形成方法に関する。
接合のために用いられるバンプの形成方法に関する。
【０００２】近年、半導体素子の高速化及び高密度化に
伴いチップオンボード（ＣＯＢ）化が進んできており、
半導体素子を半田バンプ等によりフェイスダウンボンデ
ィングしてマルチチップ化する傾向にあり、特にＣＣＢ
(Controlled Collapse Bonding）法は高集積化が期待さ
れている。
伴いチップオンボード（ＣＯＢ）化が進んできており、
半導体素子を半田バンプ等によりフェイスダウンボンデ
ィングしてマルチチップ化する傾向にあり、特にＣＣＢ
(Controlled Collapse Bonding）法は高集積化が期待さ
れている。
【０００３】このＣＯＢ化に対応し、またＣＣＢ法を実
現させるには、半導体素子に対し高精度でかつ生産性良
くバンプを形成する必要がある。
現させるには、半導体素子に対し高精度でかつ生産性良
くバンプを形成する必要がある。
【０００４】よって、精度及び生産性に共に優れたバン
プの形成方法が望まれている。
プの形成方法が望まれている。
【０００５】
【従来の技術】図３（Ａ），（Ｂ）はバンプ２を有した
半導体素子１を示している。図３（Ａ）は半導体素子１
の斜視図であり、図３（Ｂ）は半導体素子１の底面図で
ある。各図に示すように、半導体素子１は本体部３の底
面に複数のバンプ２を形成した構成とされている。この
バンプ２は、例えば半田或いは金（Ａｕ）により形成さ
れている。
半導体素子１を示している。図３（Ａ）は半導体素子１
の斜視図であり、図３（Ｂ）は半導体素子１の底面図で
ある。各図に示すように、半導体素子１は本体部３の底
面に複数のバンプ２を形成した構成とされている。この
バンプ２は、例えば半田或いは金（Ａｕ）により形成さ
れている。
【０００６】図２は、従来におけるバンプ２の形成方法
を示している。以下、同図を用いて従来におけるバンプ
２の形成方法を説明する。図２（Ａ）はバンプ２が形成
される前の半導体素子１を示している。この状態におい
て、本体部３における底面３ａの所定位置には複数の電
極部４が形成されている。
を示している。以下、同図を用いて従来におけるバンプ
２の形成方法を説明する。図２（Ａ）はバンプ２が形成
される前の半導体素子１を示している。この状態におい
て、本体部３における底面３ａの所定位置には複数の電
極部４が形成されている。
【０００７】バンプ２を形成するには、先ず図２（Ｂ）
に示されるように、底面３ａの全面にわたり導電性材よ
りなるメッキ電極５が真空蒸着法或いはスパッタ法によ
り形成される。続いて、図２（Ｃ）に示されるようにメ
ッキ電極５の上部全面にわたりホトレジスト材６が塗布
される。
に示されるように、底面３ａの全面にわたり導電性材よ
りなるメッキ電極５が真空蒸着法或いはスパッタ法によ
り形成される。続いて、図２（Ｃ）に示されるようにメ
ッキ電極５の上部全面にわたりホトレジスト材６が塗布
される。
【０００８】ホトレジスト材６が塗布されると、ホトリ
ソ法を用いてホトレジスト材６の電極部４と対向する位
置に開口部８を形成する。具体的には図２（Ｄ）に示さ
れるように、電極部４の形成位置に対応する位置にパタ
ーン開口７ａを有するマスク７を用いてホトレジスト材
６に対して露光を行い、続いて現像，ポストベークを行
うことにより露光部分のホトレジスト材６を除去する。
図２（Ｅ）は露光された部分のホトレジスト材６が除去
され状態を示しており、この状態で電極部４の形成位置
はメッキ電極５が露出した状態となっている。
ソ法を用いてホトレジスト材６の電極部４と対向する位
置に開口部８を形成する。具体的には図２（Ｄ）に示さ
れるように、電極部４の形成位置に対応する位置にパタ
ーン開口７ａを有するマスク７を用いてホトレジスト材
６に対して露光を行い、続いて現像，ポストベークを行
うことにより露光部分のホトレジスト材６を除去する。
図２（Ｅ）は露光された部分のホトレジスト材６が除去
され状態を示しており、この状態で電極部４の形成位置
はメッキ電極５が露出した状態となっている。
【０００９】続いて、開口部８が形成された本体部３を
メッキ液に浸漬してメッキ付けを行い、図２（Ｆ）に示
されるように開口部８の形成位置にバンプ２を形成す
る。続いて図２（Ｇ）に示されるようにホトレジスト材
６のレジスト剥離が行われると共に、メッキ電極５のパ
ターニングを行うことにより図２（Ｈ）に示すパンプ９
を有した半導体素子１が形成される。
メッキ液に浸漬してメッキ付けを行い、図２（Ｆ）に示
されるように開口部８の形成位置にバンプ２を形成す
る。続いて図２（Ｇ）に示されるようにホトレジスト材
６のレジスト剥離が行われると共に、メッキ電極５のパ
ターニングを行うことにより図２（Ｈ）に示すパンプ９
を有した半導体素子１が形成される。
【００１０】
【発明が解決しようとする課題】しかるに、上記した従
来のバンプの形成方法では、ホトレジスト材６の塗布，
露光，現像，ポストベーク，除去と多数の工程が必要と
なり、製造工程が複雑でパンプ９の形成効率が悪く、半
導体素子１の生産性が低下し製造コストが上昇してしま
うという問題点があった。
来のバンプの形成方法では、ホトレジスト材６の塗布，
露光，現像，ポストベーク，除去と多数の工程が必要と
なり、製造工程が複雑でパンプ９の形成効率が悪く、半
導体素子１の生産性が低下し製造コストが上昇してしま
うという問題点があった。
【００１１】また、バンプ２はメッキ法により形成して
いたためバンプ２の形成に時間を要してしまい、これに
よっても半導体素子１の生産効率が低下してしまうとい
う問題点があった。
いたためバンプ２の形成に時間を要してしまい、これに
よっても半導体素子１の生産効率が低下してしまうとい
う問題点があった。
【００１２】更に、バンプ２をメッキ法により製造する
と、複数形成される各バンプ２で高さのバラツキが発生
してしまい、バンプ２の形成精度が低下してしまう。こ
れにより、半導体素子１を実装基板に実装する際の実装
性が低下してしまうという問題点もあった。
と、複数形成される各バンプ２で高さのバラツキが発生
してしまい、バンプ２の形成精度が低下してしまう。こ
れにより、半導体素子１を実装基板に実装する際の実装
性が低下してしまうという問題点もあった。
【００１３】本発明は上記の点に鑑みてなされたもので
あり、生産性良くかつ高精度にパンプを形成することが
できるバンプの形成方法を提供することを目的とする。
あり、生産性良くかつ高精度にパンプを形成することが
できるバンプの形成方法を提供することを目的とする。
【００１４】
【課題を解決するための手段】上記課題を解決するため
に、本発明では、半導体素子に形成されている電極部に
バンプを形成するバンプの形成方法において、基板に感
光材を塗布する工程と、前記等された感光材に、前記電
極部の形成位置と対応した所定パターンを有したマスク
を用いて露光を行い、前記電極部の形成位置と対応した
位置のみに選択的に接着性を持たる工程と、前記選択的
に接着性を持たせた感光材上に、バンプとなる微小導電
性粒子を付着させる工程と、前記微小導電性粒子が付着
した前記基板を半導体素子に当接させ、前記微小導電性
粒子を前記半導体素子に形成されている電極部に固着さ
せる工程と、前記基板を、前記微小導電性粒子が前記半
導体素子に固着された状態を維持しつつ前記半導体素子
より離脱させ、前記半導体素子の電極部にバンプを形成
する工程とを設けたことを特徴とするものである。
に、本発明では、半導体素子に形成されている電極部に
バンプを形成するバンプの形成方法において、基板に感
光材を塗布する工程と、前記等された感光材に、前記電
極部の形成位置と対応した所定パターンを有したマスク
を用いて露光を行い、前記電極部の形成位置と対応した
位置のみに選択的に接着性を持たる工程と、前記選択的
に接着性を持たせた感光材上に、バンプとなる微小導電
性粒子を付着させる工程と、前記微小導電性粒子が付着
した前記基板を半導体素子に当接させ、前記微小導電性
粒子を前記半導体素子に形成されている電極部に固着さ
せる工程と、前記基板を、前記微小導電性粒子が前記半
導体素子に固着された状態を維持しつつ前記半導体素子
より離脱させ、前記半導体素子の電極部にバンプを形成
する工程とを設けたことを特徴とするものである。
【００１５】また、前記バンプとなる微小導電性粒子を
前記感光材上に付着させる際、先ず前記選択的に接着性
を持たせた感光材上一面に前記微小導電性粒子を吹き付
けて接着性を持った感光材上に前記微小導電性粒子を付
着させ、続いて接着性を有しない感光材上に存在する前
記微小導電性粒子を除去することにより前記接着性を持
った感光材上のみに前記微小導電性粒子を付着させる方
法としてもよい。
前記感光材上に付着させる際、先ず前記選択的に接着性
を持たせた感光材上一面に前記微小導電性粒子を吹き付
けて接着性を持った感光材上に前記微小導電性粒子を付
着させ、続いて接着性を有しない感光材上に存在する前
記微小導電性粒子を除去することにより前記接着性を持
った感光材上のみに前記微小導電性粒子を付着させる方
法としてもよい。
【００１６】また、前記微小導電性粒子が付着した前記
基板を半導体素子に当接させる際、予め前記電極部に導
電性樹脂或いは活性金属膜を形成しておいてもよい。
基板を半導体素子に当接させる際、予め前記電極部に導
電性樹脂或いは活性金属膜を形成しておいてもよい。
【００１７】更に、前記微小導電性粒子を銅（Ｃｕ）或
いは金（Ａｕ）の粒子を用いてもよい。
いは金（Ａｕ）の粒子を用いてもよい。
【００１８】
【作用】上記方法によりバンプを形成することにより、
感光材の所定位置（電極部と対応する位置）のみに接着
性を持たせ、この接着性を持たせた部位に微小導電性粒
子を付着させ、これを半導体素子の電極パッドに固着さ
せることにより基板から半導体素子に移しバンプを形成
することにより、感光材に対する現像及び基板からの除
去は不要となり、バンプの形成工程を簡単化することが
できる。
感光材の所定位置（電極部と対応する位置）のみに接着
性を持たせ、この接着性を持たせた部位に微小導電性粒
子を付着させ、これを半導体素子の電極パッドに固着さ
せることにより基板から半導体素子に移しバンプを形成
することにより、感光材に対する現像及び基板からの除
去は不要となり、バンプの形成工程を簡単化することが
できる。
【００１９】また、バンプとなる微小導電性粒子は予め
形成されたものを用いているため、従来のメッキ法では
必要であったバンプ形成時のバンプ析出時間は不要とな
り、短時間でバンプを形成できるため、半導体素子の生
産効率を向上させることができる。
形成されたものを用いているため、従来のメッキ法では
必要であったバンプ形成時のバンプ析出時間は不要とな
り、短時間でバンプを形成できるため、半導体素子の生
産効率を向上させることができる。
【００２０】また、微小粒子を製造する技術は確立され
ており、微小導電性粒子は所定の径寸法に精度よく形成
することができる。従って、微小導電性粒子の径寸法は
均一化されており、半導体素子に固着された状態でバン
プの高さは均一化されている。このため、半導体素子を
実装基板に実装する際の実装性を向上させることができ
る。
ており、微小導電性粒子は所定の径寸法に精度よく形成
することができる。従って、微小導電性粒子の径寸法は
均一化されており、半導体素子に固着された状態でバン
プの高さは均一化されている。このため、半導体素子を
実装基板に実装する際の実装性を向上させることができ
る。
【００２１】
【実施例】次に本発明方法の実施例について図面と共に
説明する。図１は本発明の一実施例であるバンプ２の形
成方法を形成手順に従って示している。尚、以下の説明
において図３で説明した構成と同一構成については同一
符号を付して説明する。
説明する。図１は本発明の一実施例であるバンプ２の形
成方法を形成手順に従って示している。尚、以下の説明
において図３で説明した構成と同一構成については同一
符号を付して説明する。
【００２２】バンプ２を形成するには、先ず半導体装置
１の大きさと略同等或いはそれより大なる面積を有する
基板１０を用意する。この基板１０は、例えばセラミッ
ク或いはガラスよりなり、その表面１０ａは平滑面とさ
れている。
１の大きさと略同等或いはそれより大なる面積を有する
基板１０を用意する。この基板１０は、例えばセラミッ
ク或いはガラスよりなり、その表面１０ａは平滑面とさ
れている。
【００２３】この基板１０の上面１０ａには、図１
（Ａ）に示すようにホトレジスト材１１が塗布される。
このホトレジスト材１１は光軟化性を有するものであ
り、半導体装置の製造工程において一般に用いられてい
るものである。また、ホトレジスト材１１は、一般に軟
化している状態で若干の接着性を有しており、後述する
ように接着剤として機能させることができる。
（Ａ）に示すようにホトレジスト材１１が塗布される。
このホトレジスト材１１は光軟化性を有するものであ
り、半導体装置の製造工程において一般に用いられてい
るものである。また、ホトレジスト材１１は、一般に軟
化している状態で若干の接着性を有しており、後述する
ように接着剤として機能させることができる。
【００２４】基板１０上にホトレジスト材１１が塗布さ
れると、マスク１２を用いてホトレジスト材１１に対し
て露光処理が行われる。マスク１２は半導体素子１の電
極部４の形成位置と対応する位置にパターン開口１２ａ
が形成されており、ホトレジスト材１１のパターン開口
１２ａと対向する位置にのみ光が露光される。この際、
基板１０の上面１０ａは平滑面とされているため、ホト
レジスト材１１の上面も平滑面となっており、精度の高
い露光処理を行うことができる。
れると、マスク１２を用いてホトレジスト材１１に対し
て露光処理が行われる。マスク１２は半導体素子１の電
極部４の形成位置と対応する位置にパターン開口１２ａ
が形成されており、ホトレジスト材１１のパターン開口
１２ａと対向する位置にのみ光が露光される。この際、
基板１０の上面１０ａは平滑面とされているため、ホト
レジスト材１１の上面も平滑面となっており、精度の高
い露光処理を行うことができる。
【００２５】尚、このパターン開口１２ａの大きさは、
図２を用いて説明した従来技術で用いたマスク７に形成
されいるパターン開口７ａよりも小さく設定されてお
り、具体的には形成使用とするバンプ２の径寸法の約１
／２の大きさとされている。
図２を用いて説明した従来技術で用いたマスク７に形成
されいるパターン開口７ａよりも小さく設定されてお
り、具体的には形成使用とするバンプ２の径寸法の約１
／２の大きさとされている。
【００２６】上記の如く露光処理が行われると、続いて
ポストベーク処理がおこなわれる。前記したように、ホ
トレジスト材１１は光軟化性を有するため、ポストベー
ク処理が行われることにより、露光が実施されなかった
部分（図１（Ｃ）に参照符号１１ｂで示す部分。以下、
非接着部という）は硬化する。一方、露光が実施された
部分（図１（Ｃ）に参照符号１１ａで示す部分。以下、
接着部という）はポストベーク処理によっても硬化する
ことはなく、接着性を有した状態を維持している。ま
た、前記のように露光が実施された部分は半導体素子１
の電極部４の形成位置と対応しているため、よって接着
部１１ａの形成位置も電極部４の形成位置と対応してい
る。
ポストベーク処理がおこなわれる。前記したように、ホ
トレジスト材１１は光軟化性を有するため、ポストベー
ク処理が行われることにより、露光が実施されなかった
部分（図１（Ｃ）に参照符号１１ｂで示す部分。以下、
非接着部という）は硬化する。一方、露光が実施された
部分（図１（Ｃ）に参照符号１１ａで示す部分。以下、
接着部という）はポストベーク処理によっても硬化する
ことはなく、接着性を有した状態を維持している。ま
た、前記のように露光が実施された部分は半導体素子１
の電極部４の形成位置と対応しているため、よって接着
部１１ａの形成位置も電極部４の形成位置と対応してい
る。
【００２７】上記のようにホトレジスト材１１に接着部
１１ａ及び非接着部１１ｂが形成されると、続いて銅
（Ｃｕ）或いは金（Ａｕ）よりなる微小導電性粒子１３
がホトレジスト材１１の上面全面に吹き付けられる。こ
の微小導電性粒子１３は後にバンプ２となるものであ
り、予め別工程において製造された小径の球状粒子であ
る。このような小径の球状粒子を形成する技術は確立さ
れており、精度よく所定径寸法を有する球状粒子を形成
することができる。従って、微小導電性粒子１３は既定
のバンプ２の径寸法に高精度に加工されている。
１１ａ及び非接着部１１ｂが形成されると、続いて銅
（Ｃｕ）或いは金（Ａｕ）よりなる微小導電性粒子１３
がホトレジスト材１１の上面全面に吹き付けられる。こ
の微小導電性粒子１３は後にバンプ２となるものであ
り、予め別工程において製造された小径の球状粒子であ
る。このような小径の球状粒子を形成する技術は確立さ
れており、精度よく所定径寸法を有する球状粒子を形成
することができる。従って、微小導電性粒子１３は既定
のバンプ２の径寸法に高精度に加工されている。
【００２８】前記のようにホトレジスト材１１には接着
部１１ａ及び非接着部１１ｂが形成されており、このホ
トレジスト材１１の上面全面に微小導電性粒子１３が吹
き付けられることにより、接着部１１ａの上部に位置す
る微小導電性粒子１３は接着部１１ａに接着されるが、
非接着部１１ｂの上部に位置する微小導電性粒子１３は
単に非接着部１１ｂ上に乗った状態となっている。この
状態を図１（Ｄ）に示す。
部１１ａ及び非接着部１１ｂが形成されており、このホ
トレジスト材１１の上面全面に微小導電性粒子１３が吹
き付けられることにより、接着部１１ａの上部に位置す
る微小導電性粒子１３は接着部１１ａに接着されるが、
非接着部１１ｂの上部に位置する微小導電性粒子１３は
単に非接着部１１ｂ上に乗った状態となっている。この
状態を図１（Ｄ）に示す。
【００２９】ホトレジスト材１１上に微小導電性粒子１
３が吹き付けられると、続いて非接着部１１ｂの上部に
位置する微小導電性粒子１３が除去される。非接着部１
１ｂ上の微小導電性粒子１３を除去する方法としては、
圧縮空気を吹き付け接着されていない微小導電性粒子１
３を吹き飛ばす方法や、ブラシを用いて除去する方法等
が考えられる。このように、圧縮空気を吹き付けたりブ
ラシを用いても、接着部１１ａの上部に位置する微小導
電性粒子１３は接着部１１ａに接着されているため、除
去されるようなことはなくホトレジスト材１１上に残
る。図１（Ｅ）は非接着部１１ｂ上の微小導電性粒子１
３を除去した状態を示している。
３が吹き付けられると、続いて非接着部１１ｂの上部に
位置する微小導電性粒子１３が除去される。非接着部１
１ｂ上の微小導電性粒子１３を除去する方法としては、
圧縮空気を吹き付け接着されていない微小導電性粒子１
３を吹き飛ばす方法や、ブラシを用いて除去する方法等
が考えられる。このように、圧縮空気を吹き付けたりブ
ラシを用いても、接着部１１ａの上部に位置する微小導
電性粒子１３は接着部１１ａに接着されているため、除
去されるようなことはなくホトレジスト材１１上に残
る。図１（Ｅ）は非接着部１１ｂ上の微小導電性粒子１
３を除去した状態を示している。
【００３０】尚、前記したようにマスク１２のパターン
開口１２ａの径寸法は微小導電性粒子１３の径寸法の約
１／２とされているため、接着部１１ａの径寸法もこれ
と同様に微小導電性粒子１３の径寸法の約１／２とされ
ている。このため、接着部１１ａに複数の微小導電性粒
子１３が接着されることはなく、かつ接着位置も高精度
に所定位置（電極部４の形成位置）に位置決めされてい
る。
開口１２ａの径寸法は微小導電性粒子１３の径寸法の約
１／２とされているため、接着部１１ａの径寸法もこれ
と同様に微小導電性粒子１３の径寸法の約１／２とされ
ている。このため、接着部１１ａに複数の微小導電性粒
子１３が接着されることはなく、かつ接着位置も高精度
に所定位置（電極部４の形成位置）に位置決めされてい
る。
【００３１】前記のように接着部１１ａの形成位置は電
極部４の形成位置と対応しているため、接着部１１ａに
接着した微小導電性粒子１３も半導体素子１に形成され
た電極部４の形成位置と対応している。
極部４の形成位置と対応しているため、接着部１１ａに
接着した微小導電性粒子１３も半導体素子１に形成され
た電極部４の形成位置と対応している。
【００３２】上記のように接着部１１ａに微小導電性粒
子１３が接着されると、バンプ２を形成しようとする半
導体素子１と基板１０を対向配置する。この際、半導体
素子１に形成された電極部４と、基板１０に配設されて
いる微小導電性粒子１３が対向するよう位置決めして対
向配置する。また、半導体素子１に形成された電極部４
には、予め導電性樹脂或いは活性金属膜を形成してお
く。
子１３が接着されると、バンプ２を形成しようとする半
導体素子１と基板１０を対向配置する。この際、半導体
素子１に形成された電極部４と、基板１０に配設されて
いる微小導電性粒子１３が対向するよう位置決めして対
向配置する。また、半導体素子１に形成された電極部４
には、予め導電性樹脂或いは活性金属膜を形成してお
く。
【００３３】続いて、基板１０を半導体素子１に押圧す
ることにより微小導電性粒子１３を電極部４に圧着させ
る。電極部４には予め銅（Ｃｕ）或いは金（Ａｕ）との
接合性の良好な導電性樹脂或いは活性金属膜が配設され
ており、電極部４と微小導電性粒子１３との接合性が強
くなるよう構成されている。これに対して、微小導電性
粒子１３と接着部１１ａとの接着力は弱くなっている。
これは、ホトレジスト材１１はもともと接着剤ではなく
接着力は小さく、また微小導電性粒子１３は球形状であ
るため接着部１１ａとは点接触となっているためであ
る。
ることにより微小導電性粒子１３を電極部４に圧着させ
る。電極部４には予め銅（Ｃｕ）或いは金（Ａｕ）との
接合性の良好な導電性樹脂或いは活性金属膜が配設され
ており、電極部４と微小導電性粒子１３との接合性が強
くなるよう構成されている。これに対して、微小導電性
粒子１３と接着部１１ａとの接着力は弱くなっている。
これは、ホトレジスト材１１はもともと接着剤ではなく
接着力は小さく、また微小導電性粒子１３は球形状であ
るため接着部１１ａとは点接触となっているためであ
る。
【００３４】よって、図１（Ｆ）に示すように基板１０
を半導体素子１に押圧した後、基板１０を半導体素子１
から離間させると、ホトレジスト材１１の接着部１１ａ
に接着されいてた微小導電性粒子１３は電極部４に接合
され固着される。上記一連の処理を行うことにより、図
１（Ｇ）に示すようにバンプ２を半導体素子１に形成す
ることができる。このように、単に基板１０から半導体
素子１に微小導電性粒子１３を移すことによりバンプ２
を形成することができるため、短時間で確実にバンプ２
を半導体素子１に形成することができる。よって、半導
体素子１を生産性良く形成することができ、半導体素子
１の製造コストの低減を図ることができる。
を半導体素子１に押圧した後、基板１０を半導体素子１
から離間させると、ホトレジスト材１１の接着部１１ａ
に接着されいてた微小導電性粒子１３は電極部４に接合
され固着される。上記一連の処理を行うことにより、図
１（Ｇ）に示すようにバンプ２を半導体素子１に形成す
ることができる。このように、単に基板１０から半導体
素子１に微小導電性粒子１３を移すことによりバンプ２
を形成することができるため、短時間で確実にバンプ２
を半導体素子１に形成することができる。よって、半導
体素子１を生産性良く形成することができ、半導体素子
１の製造コストの低減を図ることができる。
【００３５】また、微小導電性粒子１３はその粒径が均
一化されており、また既定のバンプ径に精度良く形成さ
れているため、その半導体素子１の本体部３からの高さ
寸法にバラツキはなく、半導体素子１を実装基板（図示
せず）に実装する際の実装性を向上させることができ
る。また、バンプ２の大きさもホトリソ法による加工限
界、或いは微小導電性粒子１３の形成限界径まで小さく
することができ、半導体素子１の高密度化及び高集積化
に対応することができる。
一化されており、また既定のバンプ径に精度良く形成さ
れているため、その半導体素子１の本体部３からの高さ
寸法にバラツキはなく、半導体素子１を実装基板（図示
せず）に実装する際の実装性を向上させることができ
る。また、バンプ２の大きさもホトリソ法による加工限
界、或いは微小導電性粒子１３の形成限界径まで小さく
することができ、半導体素子１の高密度化及び高集積化
に対応することができる。
【００３６】尚、上記した実施例では感光材として光に
反応するホトレジスト材１１を用いたが、感光材として
光に反応するものに限定されるものではなく、Ｘ線等の
他の放射線等に反応する構成のものを用いてもよいこと
勿論である。
反応するホトレジスト材１１を用いたが、感光材として
光に反応するものに限定されるものではなく、Ｘ線等の
他の放射線等に反応する構成のものを用いてもよいこと
勿論である。
【００３７】また、本実施例では感光材の所定位置に接
着性を持たせ、これにより微小導電性粒子１３を基板１
０の所定位置に着脱可能に保持する構成としたが、例え
ば基板の所定位置に凹部を形成しておき、この凹部内に
微小導電性粒子が入り込むことにより基板に保持される
構成としてもよい。
着性を持たせ、これにより微小導電性粒子１３を基板１
０の所定位置に着脱可能に保持する構成としたが、例え
ば基板の所定位置に凹部を形成しておき、この凹部内に
微小導電性粒子が入り込むことにより基板に保持される
構成としてもよい。
【００３８】
【発明の効果】上述の如く本発明によれば、感光材の所
定位置（電極部と対応する位置）のみに接着性を持た
せ、この接着性を持たせた部位に微小導電性粒子を付着
させ、これを半導体素子の電極パッドに固着させること
により基板から半導体素子に移しバンプを形成すること
により、感光材に対する現像及び基板からの除去は不要
となり、バンプの形成工程を簡単化することができ半導
体素子の製造コストを低減することができる。
定位置（電極部と対応する位置）のみに接着性を持た
せ、この接着性を持たせた部位に微小導電性粒子を付着
させ、これを半導体素子の電極パッドに固着させること
により基板から半導体素子に移しバンプを形成すること
により、感光材に対する現像及び基板からの除去は不要
となり、バンプの形成工程を簡単化することができ半導
体素子の製造コストを低減することができる。
【００３９】また、バンプとなる微小導電性粒子は予め
形成されたものを用いているため、従来のメッキ法では
必要であったバンプ形成時のバンプ析出時間は不要とな
り、短時間でバンプを形成でき、これにより半導体素子
の生産効率を向上させることができ、これによっても半
導体素子の製造コストを低減することができる。
形成されたものを用いているため、従来のメッキ法では
必要であったバンプ形成時のバンプ析出時間は不要とな
り、短時間でバンプを形成でき、これにより半導体素子
の生産効率を向上させることができ、これによっても半
導体素子の製造コストを低減することができる。
【００４０】更に、微小粒子を製造する技術は確立され
ており、微小導電性粒子は所定の径寸法に精度よく形成
することができるため、微小導電性粒子の径寸法は均一
化され、半導体素子に固着された状態でバンプの高さは
均一化され、よって半導体素子を実装基板に実装する際
の実装性を向上させることができる。
ており、微小導電性粒子は所定の径寸法に精度よく形成
することができるため、微小導電性粒子の径寸法は均一
化され、半導体素子に固着された状態でバンプの高さは
均一化され、よって半導体素子を実装基板に実装する際
の実装性を向上させることができる。
【図１】本発明の一実施例であるバンプの形成方法を説
明するための図である。
明するための図である。
【図２】従来のバンプの形成方法を説明するための図で
ある。
ある。
【図３】バンプが形成された半導体素子の構造を説明す
るための図である。
るための図である。
１ 半導体素子 ２ バンプ ３ 本体部 ４ 電極部 １０ 基板 １１ ホトレジスト材 １１ａ 接着部 １１ｂ 非接着部 １２ マスク １２ａ パターン開口 １３ 微小導電粒子
Claims (4)
- 【請求項１】 半導体素子（１）に形成されている電極
部（４）にバンプ（２）を形成するバンプの形成方法で
あって、 基板（１０）に感光材（１１）を塗布する工程と、 前記基板（１０）に塗布された感光材（１１）に、前記
電極部（４）の形成位置と対応した所定パターン（１２
ａ）を有したマスク（１２）を用いて露光を行い、前記
電極部（４）の形成位置と対応した位置（１１ａ）のみ
に選択的に接着性を持たる工程と、 前記選択的に接着性を持たせた感光材（１１ａ）上に、
バンプ（２）となる微小導電性粒子（１３）を付着させ
る工程と、 前記微小導電性粒子（１３）が付着した前記基板（１
０）を前記半導体素子（１）に当接させ、前記微小導電
性粒子（１３）を前記半導体素子（１）に形成されてい
る電極部（４）に固着させる工程と、 前記基板（１０）を、前記微小導電性粒子（１３）が前
記半導体素子（１）に固着された状態を維持しつつ前記
半導体素子（１）より離脱させ、前記半導体素子（１）
の電極部（４）にバンプ（２）を形成する工程とを有す
ることを特徴とするバンプの形成方法。 - 【請求項２】 前記バンプ（２）となる微小導電性粒子
（１３）を前記感光材（１１）上に付着させる際、先ず
前記感光材（１１）上一面に前記微小導電性粒子（１
３）を吹き付けて接着性を持った感光材（１１ａ）上に
前記微小導電性粒子（１３）を付着させ、 続いて接着性を有しない感光材（１１ｂ）上に存在する
前記微小導電性粒子（１３）を除去することにより前記
接着性を持った感光材（１１ａ）上のみに前記微小導電
性粒子（１３）を付着させることを特徴とする請求項１
記載のバンプの形成方法。 - 【請求項３】 前記微小導電性粒子（１３）が付着した
前記基板（１０）を前記半導体素子（１）に当接させる
際、予め前記電極部（４）に導電性樹脂或いは活性金属
膜を形成しておくことを特徴とする請求項１または２記
載のバンプの形成方法。 - 【請求項４】 前記微小導電性粒子（１３）は、銅（Ｃ
ｕ）或いは金（Ａｕ）よりなることを特徴とする請求項
１乃至３のいずれかに記載のバンプの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22622293A JPH0786287A (ja) | 1993-09-10 | 1993-09-10 | バンプの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22622293A JPH0786287A (ja) | 1993-09-10 | 1993-09-10 | バンプの形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0786287A true JPH0786287A (ja) | 1995-03-31 |
Family
ID=16841814
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22622293A Withdrawn JPH0786287A (ja) | 1993-09-10 | 1993-09-10 | バンプの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0786287A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002001930A3 (en) * | 2000-06-22 | 2002-05-23 | Univ California | Electrostatic methods and apparatus for mounting and demounting particles from a surface having an array of tacky and non-tacky areas |
| US7737049B2 (en) | 2007-07-31 | 2010-06-15 | Qimonda Ag | Method for forming a structure on a substrate and device |
-
1993
- 1993-09-10 JP JP22622293A patent/JPH0786287A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002001930A3 (en) * | 2000-06-22 | 2002-05-23 | Univ California | Electrostatic methods and apparatus for mounting and demounting particles from a surface having an array of tacky and non-tacky areas |
| US7737049B2 (en) | 2007-07-31 | 2010-06-15 | Qimonda Ag | Method for forming a structure on a substrate and device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101064270B (zh) | 半导体器件的制造方法 | |
| KR100449308B1 (ko) | 콘택트 구조물을 제조하는 방법 | |
| US5989994A (en) | Method for producing contact structures | |
| KR100762208B1 (ko) | 반도체 장치 및 반도체 장치의 제조 방법과 반도체 장치의 실장 방법 | |
| JP5636265B2 (ja) | 半導体パッケージ及びその製造方法 | |
| JPH03148856A (ja) | リードフレームの製造方法 | |
| USRE49286E1 (en) | Method of making flip chip | |
| CN117276454A (zh) | 一种微型发光芯片键合的方法及芯片键合件 | |
| JP2925074B2 (ja) | Ｌｏｃ型半導体チップパッケージ及びその製造方法 | |
| JPH0786287A (ja) | バンプの形成方法 | |
| JPH0982719A (ja) | 電極へのフラックス転写方法、バンプの製造方法およびこれらの製造装置 | |
| JPH05291397A (ja) | コレットおよび半導体装置の製造方法 | |
| JPH11274209A (ja) | バンプ電極形成方法 | |
| JP3649129B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2735038B2 (ja) | バンプ形成方法 | |
| KR100269032B1 (ko) | 전극으로의 플럭스 트랜스퍼 및 전극상의 범프형성 | |
| JPH1167838A (ja) | バンプ付電子部品の製造方法 | |
| US20030159274A1 (en) | Bump forming system employing attracting and compressing device | |
| JP4043720B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH06124952A (ja) | 半導体チップのバンプ形成方法 | |
| JPS6066440A (ja) | 半導体装置の製造方法 | |
| JPH07161721A (ja) | 厚膜レジストの平坦化方法 | |
| JP3131246B2 (ja) | バンプを有するベアチップの実装方法 | |
| JPH04196550A (ja) | 半導体装置 | |
| JPH11111748A (ja) | バンプ形成方法及び装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20001128 |