JPH0786321A - 半導体装置の組立方法 - Google Patents

半導体装置の組立方法

Info

Publication number
JPH0786321A
JPH0786321A JP5226255A JP22625593A JPH0786321A JP H0786321 A JPH0786321 A JP H0786321A JP 5226255 A JP5226255 A JP 5226255A JP 22625593 A JP22625593 A JP 22625593A JP H0786321 A JPH0786321 A JP H0786321A
Authority
JP
Japan
Prior art keywords
semiconductor chip
inner lead
insulating tape
conductor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5226255A
Other languages
English (en)
Inventor
Shigenori Okuyama
重徳 奥山
Yuichi Asano
祐一 浅野
Kenji Kobayashi
賢司 小林
Hitoshi Kobayashi
均 小林
Norio Ito
則夫 伊藤
Kenichi Sasaki
健一 佐々木
Tamotsu Ito
保 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Miyagi Electronics Ltd
Original Assignee
Fujitsu Miyagi Electronics Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Miyagi Electronics Ltd filed Critical Fujitsu Miyagi Electronics Ltd
Priority to JP5226255A priority Critical patent/JPH0786321A/ja
Publication of JPH0786321A publication Critical patent/JPH0786321A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Die Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 本発明は半導体装置の組立方法に関し、ダイ
ス付け時の時間短縮やペースト汚染をなくし、モールド
封止工程におけるワイヤフローをなくし、高品質の半導
体製品を得ることを目的とする。 【構成】 モールド樹脂封止型半導体装置の組立方法で
あって、半導体チップ１、とダイステージのないリード
フレームのインナーリード２をともに絶縁テープ３に位
置決めして接着し、次に、半導体チップ１上のパッド４
とインナーリード２を導電体５で結線し、半導体チップ
１、並びにインナーリード２をモールド樹脂６で封止す
るように構成する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置の組立方法
に関する。近年、超ＬＳＩ等の半導体デバイスの高集積
化、高速化に伴い、品質向上の要求が高まってきてお
り、いかに効率良く、高品質の製品を製造することが出
来るかが大きな課題となっている。
【０００２】
【従来の技術】図５は従来例の説明図である。図におい
て、１は半導体チップ、２はインナーリード、３は絶縁
テープ、４はパッド、５は導電体、６はモールド樹脂、
７はワイヤ、８は開口部、９は両面絶縁テープ、10はウ
エハ、11はダイステージ、12はAgペーストである。
【０００３】従来の半導体装置の組立工程においては、
図５に示すような工程が一般に行われている。即ち、図
５（ａ）に示すように、スクライブ工程において、ウエ
ハ10からスクライブにより切り出された半導体チップ１
を、図５（ｂ）に示すように、ダイス付け工程におい
て、リードフレームのダイステージ11上に塗布された銀
ペースト12等の蝋材の上にのせ、半導体チップ１をスク
ラブ（摺動）しながら、ダイステージ11上に固定する。
その後、銀ペーストを長時間キュアして半導体チップを
しっかりダイステージ11に固着する。
【０００４】次に、図５（ｃ) に示すように、ワイヤ付
け工程において、半導体チップ１上に形成されたAl等の
パッド４とリードフレーム２を30μｍ径程度の極細い金
線で接続する。
【０００５】続いて、図５（ｄ）に示すように、ダイス
テージ11上の半導体チップ１並びにインナーリード２の
部分を封止め工程において、モールド樹脂６により封止
成形する。
【０００６】このように、ダイス付け工程では、ウエハ
10からスクライブした半導体チップ１をリードフレーム
のダイステージ11上に、ダイステージ11に塗布した銀ペ
ースト12を用い、その上で半導体チップ１をスクラブし
て接着していた。
【０００７】
【発明が解決しようとする課題】この場合、銀ペースト
の量が一定せず、スクラブの仕方により、半導体チップ
の側面から銀ペーストが這い上がることが懸念され、ま
た、半導体チップを銀ベースによりダイステージに接着
した後、長時間、温度を上げて硬化させる必要があっ
た。
【０００８】また、半導体チップとリードフレームのイ
ンナーリードを結ぶワイヤは微細なために強度的に弱
く、モールド樹脂封止工程で、樹脂の封入時の流れに押
されるためのワイヤフローが起こって、ワイヤの断線や
短絡がしばしば発生していた。
【０００９】従って、ダイス付けに長時間の処理を要
し、ダイス側面の銀ペーストの這い上がりを防止し、モ
ールド封止工程におけるワイヤフローを防止することが
必要であった。
【００１０】本発明は、以上の点を鑑み、ダイス付け時
の時間短縮やペースト汚染をなくし、モールド封止工程
におけるワイヤフローをなくし、高品質の半導体製品を
得ることを目的として提供されるものである。
【００１１】
【課題を解決するための手段】図１は本発明の原理説明
図、図２〜図４は本発明の実施例の説明図である。図に
おいて、１は半導体チップ、２はインナーリード、３は
絶縁テープ、４はパッド、５は導電体、６はモールド樹
脂、７はワイヤ、８は開口部、９は両面絶縁テープであ
る。
【００１２】上記問題点は、ダイス付け工程で銀ペース
ト等の蝋材を必要とするダイステージを使わず、絶縁テ
ープを用いて半導体チップをモールド樹脂封止工程まで
固定する手段を取り、併せてワイヤ付け工程も細いワイ
ヤを用いないで、シルクスクリーン等の導電材印刷に換
えて、大部分を絶縁テープで固定することにより、モー
ルド樹脂封止工程におけるワイヤフローをなくすことに
よって解決される。
【００１３】即ち、本発明の目的は、モールド樹脂封止
型半導体装置の組立方法であって、図１に示すように、
半導体チップ１、とダイステージのないリードフレーム
のインナーリード２をともに絶縁テープ３に位置決めし
て接着し、次に、該半導体チップ１上のパッド４と該イ
ンナーリード２を導電体５で結線することにより、図２
に示すように、前記半導体チップ１の裏面、並びに前記
リードフレームのインナーリード２裏面を高分子樹脂か
らなる前記絶縁テープ３に位置決めして接着し、続いて
該半導体チップ１上のパッド４と該インナーリード２を
ワイヤ７で結線することにより、図３に示すように、前
記半導体チップ１の表面、並びに前記リードフレームの
インナーリード２表面を高分子樹脂からなる前記絶縁テ
ープ３に位置決めして接着し、続いて、該絶縁テープ３
に設けた開口部８を埋め、且つ、該半導体チップ１上の
前記パッド４と該インナーリード２の導電体結線部を繋
いで導電体５を印刷して、該半導体チップ１上の該パッ
ド４と該インナーリード２を結線することにより、図４
に示すように、前記半導体チップ１の表面、並びに前記
リードフレームのインナーリード２裏面をそれぞれ高分
子樹脂からなる両面絶縁テープ９の両面に対向して、該
両面絶縁テープ９及び該インナーリード２のそれぞれに
設けた開口部８を該半導体チップ１上のパッド４に位置
決めして接着し、続いて、該両面絶縁テープ９の開口部
８及び該インナーリード２の開口部８を導電体５で埋め
て、該半導体チップ１上の該パッド４と該インナーリー
ド２を結線することにより達成される。
【００１４】
【作用】本発明の方式では、ダイステージを用いず、半
導体チップを直接絶縁テーブで接着固定するため、銀ペ
ーストのような接着固定用の蝋材の塗布や蝋材の硬化の
ための加熱処理が不要となり、工程が大幅に簡易化さ
れ、ダイステージの変形も起こらない。
【００１５】また、更に、絶縁テープによる導電体の固
定により、従来の金線が不要となるため、ワイヤフロー
によるワイヤの断線，短絡等の問題も消滅する。
【００１６】
【実施例】図２〜図４は本発明の実施例の説明図であ
る。図において、１は半導体チップ、２はインナーリー
ド、３は絶縁テープ、４はパッド、５は導電体、６はモ
ールド樹脂、７はワイヤ、８は開口部、９は両面絶縁テ
ープである。
【００１７】図２に本発明の第１の実施例を示す。本発
明の実施例においては、全て、４８０ピンのＱＦＰモー
ルドパッケージを用いたが、図面は簡略化して３６ピン
で表示した。
【００１８】図２（ａ）に断面図、図２（ｂ）に平面図
で示すように、半導体チップ１及びダイステージのない
リードフレームのインナーリード２をツールを用いて位
置決め固定した後、半導体チップ１とインナーリード２
裏面を絶縁テープ３の接着剤のある面に接着固定する。
【００１９】そして、通常のワイヤボンディングにより
30μｍ径の金線をワイヤ付けする。この後、モールド樹
脂を用い、通常のモールドプレス装置を用いて、モール
ド樹脂封止型半導体デバイスに、図１（ｃ）に示したよ
うに、成形する。
【００２０】図３に本発明の第２の実施例を示す。図３
（ａ）に断面図で示すように、半導体チップ１及びダイ
ステージのないリードフレームのインナーリード２をツ
ールを用いて位置決め固定した後、半導体チップ１表面
とインナーリード２表面を絶縁テープ３の接着剤のある
面に接着固定する。
【００２１】絶縁テープ３には予め、半導体チップ１の
パッド部分とインナーリード２の導電体５接合面に、図
３（ａ）の断面図に点線で示すように、開口部８を設け
てある。
【００２２】銀ペーストのような導電体５をシルクスク
リーン印刷により、位置決めして、絶縁テープ３の上か
ら、図３（ｂ）の断面図、図３（ｃ）の平面図に黒い太
線で示すように導電体５の部分のみを印刷する。
【００２３】この後、モールド樹脂を用い、通常のモー
ルドプレス装置を用いて、モールド樹脂封止型半導体デ
バイスに図１（ｃ）に示すような第１の実施例と同様に
成形する。
【００２４】図４に本発明の第３の実施例を示す。図４
（ａ）に断面図で示すように、半導体チップ１をツール
を用いて位置決め固定した後、半導体チップ１表面を両
面絶縁テープ９に接着固定する。
【００２５】次に、両面絶縁テープ９を表面に接着した
半導体チップ１をツールを用いて位置決め固定した後、
インナーリード２の裏面に位置決めして、接着固定す
る。絶縁テープ３には予め、半導体チップ１のパッド部
分とインナーリード２の導電体５接合面に、図４（ａ）
の断面図に点線で示すように、開口部８を設けてある。
【００２６】銀ペーストのような導電体５をシルクスク
リーン印刷により、位置決めして、インナーリード２、
及び両面絶縁テープ９の開口部８を通して、図４（ｂ）
の断面図に黒丸棒、図４（ｃ）の平面図に黒丸で示すよ
うに、スクリーン印刷により埋め込み印刷を行う。
【００２７】この後、モールド樹脂６を用い、通常のモ
ールドプレス装置を用いて、モールド樹脂封止型半導体
デバイスに、図１（ｃ）に示すような第１の実施例と同
様に成形する。
【００２８】
【発明の効果】以上説明したように、本発明によれば、
ダイステージのないリードフレームを用い、絶縁テープ
で半導体チップとリードフレームのインナーリードを位
置決めして固定出来るため、ダイステージに半導体チッ
プを固定するための蝋材等の摺動、及び加熱作業を要す
る工程が不要となり、工程が大幅に簡略化され、ダイス
テージの変形といった問題も消滅する。
【００２９】更に、絶縁テープによって、ワイヤに換え
て、導電体を印刷等で絶縁テープ上及びスルーホール内
に直接配線出来るため、ワイヤフローによるワイヤの断
線，短絡等の問題も消滅する。
【００３０】従って、ダイス付け工程やワイヤ付け工程
の時間短縮が可能となり、半導体デバイスの品質向上、
高信頼性の確保に寄与するところが大きい。
【図面の簡単な説明】
【図１】 本発明の原理説明図
【図２】 本発明の第一の実施例の説明図
【図３】 本発明の第二の実施例の説明図
【図４】 本発明の第三の実施例の説明図
【図５】 従来例の説明図
【符号の説明】
１ 半導体チップ ２ インナーリード ３ 絶縁テープ ４ パッド ５ 導電体 ６ モールド樹脂 ７ ワイヤ ８ 開口部 ９ 両面絶縁テープ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小林 賢司 宮城県柴田郡村田町大字村田字西ケ丘１番 地の１ 株式会社富士通宮城エレクトロニ クス内 (72)発明者 小林 均 宮城県柴田郡村田町大字村田字西ケ丘１番 地の１ 株式会社富士通宮城エレクトロニ クス内 (72)発明者 伊藤 則夫 宮城県柴田郡村田町大字村田字西ケ丘１番 地の１ 株式会社富士通宮城エレクトロニ クス内 (72)発明者 佐々木 健一 宮城県柴田郡村田町大字村田字西ケ丘１番 地の１ 株式会社富士通宮城エレクトロニ クス内 (72)発明者 伊藤 保 宮城県柴田郡村田町大字村田字西ケ丘１番 地の１ 株式会社富士通宮城エレクトロニ クス内

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 モールド樹脂封止型半導体装置の組立方
    法であって、 半導体チップ(1) 、とダイステージのないリードフレー
    ムのインナーリード(2)をともに絶縁テープ(3) に位置
    決めして接着し、次に、該半導体チップ(1) 上のパッド
    (4) と該インナーリード(2) を導電体(5) で結線し、該
    半導体チップ(1)、並びに該インナーリード(2) をモー
    ルド樹脂(6) で封止することを特徴とする半導体装置の
    組立方法。
  2. 【請求項２】 前記半導体チップ(1) の裏面、並びに前
    記リードフレームのインナーリード(2) 裏面を高分子樹
    脂からなる前記絶縁テープ(3) に位置決めして接着し、
    続いて該半導体チップ(1) 上のパッド(4) と該インナー
    リード(2) をワイヤ(7) で結線することを特徴とする請
    求項１記載の半導体装置の組立方法。
  3. 【請求項３】 前記半導体チップ(1) の表面、並びに前
    記リードフレームのインナーリード(2) 表面を高分子樹
    脂からなる前記絶縁テープ(3) に位置決めして接着し、
    続いて、該絶縁テープ(3) に設けた開口部(8) を埋め、
    且つ、該半導体チップ(1) 上の前記パッド(4) と該イン
    ナーリード(2) の導電体結線部を繋いで導電体(5) を印
    刷して、該半導体チップ(1) 上の該パッド(4) と該イン
    ナーリード(2) を結線することを特徴とする請求項１記
    載の半導体装置の組立方法。
  4. 【請求項４】 前記半導体チップ(1) の表面、並びに前
    記リードフレームのインナーリード(2) 裏面をそれぞれ
    高分子樹脂からなる両面絶縁テープ(9) の両面に対向し
    て、該両面絶縁テープ(9) 及び該インナーリード(2) の
    それぞれに設けた開口部(8) を該半導体チップ(1) 上の
    パッド(4) に位置決めして接着し、続いて、該両面絶縁
    テープ(9) の開口部(8) 及び該インナーリード(2) の開
    口部(8) を導電体(5) で埋めて、該半導体チップ(1) 上
    の該パッド(4) と該インナーリード(2) を結線すること
    を特徴とする請求項１記載の半導体装置の組立方法。
JP5226255A 1993-09-13 1993-09-13 半導体装置の組立方法 Pending JPH0786321A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5226255A JPH0786321A (ja) 1993-09-13 1993-09-13 半導体装置の組立方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5226255A JPH0786321A (ja) 1993-09-13 1993-09-13 半導体装置の組立方法

Publications (1)

Publication Number Publication Date
JPH0786321A true JPH0786321A (ja) 1995-03-31

Family

ID=16842334

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5226255A Pending JPH0786321A (ja) 1993-09-13 1993-09-13 半導体装置の組立方法

Country Status (1)

Country Link
JP (1) JPH0786321A (ja)

Similar Documents

Publication Publication Date Title
KR100548093B1 (ko) 반도체 장치의 제조 방법
JP3744927B2 (ja) カプセル化電子部品、特に集積回路の製造方法
JPH11260985A (ja) リードフレーム，樹脂封止型半導体装置及びその製造方法
JPH11340409A (ja) リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法
JPH1154668A (ja) ボールグリッドアレイ半導体パッケージの製造方法
JP2003017518A (ja) 混成集積回路装置の製造方法
KR19980063532A (ko) 반도체 장치와 그의 제조방법 및 필름 캐리어 테이프와 그의 제조방법
JP2010272556A (ja) モールドパッケージおよびその製造方法
JP2626621B2 (ja) 半導体装置の製造方法
JP2647047B2 (ja) 半導体素子のフリップチップ実装方法およびこの実装方法に用いられる接着剤
JPH088385A (ja) 樹脂封止型半導体装置
JPH0786321A (ja) 半導体装置の組立方法
JP4485210B2 (ja) 半導体デバイス、電子機器、半導体デバイスの製造方法及び電子機器の製造方法
JP4257807B2 (ja) 電子部品の製造方法
JPH07201894A (ja) 電子部品搭載装置の製造方法
JP2006032470A (ja) 電子装置
JPH08130267A (ja) 樹脂封止型半導体パッケージ、それを用いた樹脂封止型半導体装置およびその製造方法
JP3036455B2 (ja) 半導体装置の製造方法
JPH07170048A (ja) フレキシブルプリント配線板の部品実装構造及び部品実装方法
JP3019899B2 (ja) マルチチップモジュールの製造方法
JP3069629B2 (ja) リードフレームの製造方法およびこれを用いた半導体装置
JPH06196531A (ja) 半導体装置およびその製造方法
JP2596387B2 (ja) 樹脂封止型半導体装置
JPH0758245A (ja) 半導体装置及びその製造方法
JP3445687B2 (ja) 半導体チップの実装方法