JPH07201894A - 電子部品搭載装置の製造方法 - Google Patents
電子部品搭載装置の製造方法Info
- Publication number
- JPH07201894A JPH07201894A JP5354311A JP35431193A JPH07201894A JP H07201894 A JPH07201894 A JP H07201894A JP 5354311 A JP5354311 A JP 5354311A JP 35431193 A JP35431193 A JP 35431193A JP H07201894 A JPH07201894 A JP H07201894A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- adhesive layer
- wiring board
- conductor circuit
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/303—Assembling printed circuits with electric components, e.g. with resistors with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3405—Edge mounted components, e.g. terminals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
Landscapes
- Die Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】半導体チップ搭載装置の導体回路とリードとの
はんだ接合を簡易な方法で設ける。 【構成】配線基板１０の外周近傍位置に接着剤層１３を
設ける。配線基板の導体回路１１の外端部にはんだペー
スト１４を印刷により設ける。リードフレーム２０のイ
ンナーリード２１の先端を導体回路の外端部上に配置さ
せた状態で、インナーリードを接着剤層に固定させる。
接着剤層及びはんだ上のインナーリードに加熱ツール３
０を圧着させる。接着剤層の軟化及びはんだの溶融によ
り、インナーリードは、同時に接着剤層によって配線基
板に強固に接着されると共にはんだによって導体回路に
固定される。接着後の熱ストレスは、接着剤層とはんだ
に分散され、接着部の信頼性が高められる。
はんだ接合を簡易な方法で設ける。 【構成】配線基板１０の外周近傍位置に接着剤層１３を
設ける。配線基板の導体回路１１の外端部にはんだペー
スト１４を印刷により設ける。リードフレーム２０のイ
ンナーリード２１の先端を導体回路の外端部上に配置さ
せた状態で、インナーリードを接着剤層に固定させる。
接着剤層及びはんだ上のインナーリードに加熱ツール３
０を圧着させる。接着剤層の軟化及びはんだの溶融によ
り、インナーリードは、同時に接着剤層によって配線基
板に強固に接着されると共にはんだによって導体回路に
固定される。接着後の熱ストレスは、接着剤層とはんだ
に分散され、接着部の信頼性が高められる。
Description
【０００１】
【産業上の利用分野】本発明は、電子部品搭載装置の製
造方法に係り、特に配線基板の導体回路とリードフレー
ムとがはんだにより接続される形式の電子部品搭載装置
の製造方法に関する。
造方法に係り、特に配線基板の導体回路とリードフレー
ムとがはんだにより接続される形式の電子部品搭載装置
の製造方法に関する。
【０００２】
【従来の技術】従来、この種の電子部品搭載装置の製造
方法は、例えば特開平３ー２０３３５７号公報に示され
ているように、先端に設けた孔に高鉛はんだボールを盛
りつけたリードを配線基板のスルーホールに位置合わせ
してリフローすることにより、スルーホール内にはんだ
を充填させると共にリード先端孔にはんだを充填させ
て、リードとスルーホール間のはんだ接合を形成してい
た。そして、はんだ接合部分を補強剤により固定して保
護していた。
方法は、例えば特開平３ー２０３３５７号公報に示され
ているように、先端に設けた孔に高鉛はんだボールを盛
りつけたリードを配線基板のスルーホールに位置合わせ
してリフローすることにより、スルーホール内にはんだ
を充填させると共にリード先端孔にはんだを充填させ
て、リードとスルーホール間のはんだ接合を形成してい
た。そして、はんだ接合部分を補強剤により固定して保
護していた。
【０００３】
【発明が解決しようとする課題】しかし、上記製造方法
によれば、リードは配線基板と位置合わせされているの
みで配線基板に固定されてはいない。従って、はんだを
加熱状態から常温に戻したときに生じる熱ストレスがリ
ードとスルーホール間のはんだ接合部分に集中して加わ
ることになるため、はんだ接合部分の信頼性が低下する
おそれがある。また、リードにはんだボールを設けるた
めに作業時間を要すると共に材料費等も高価になる。さ
らに、はんだボールを設けたリードを配線基板に位置決
めした後、はんだボール溶融のためのリフロー工程が必
要となり、さらにその後はんだ接合部に補強剤を設ける
工程も必要になるため、製造時間が非常に長くなり最終
の電子部品搭載装置が高価なものになるという問題があ
る。本発明は、上記した問題を解決しようとするもの
で、リードと配線基板の導体回路間のはんだ接合を簡易
な方法で安価に行うことができ、かつ接続信頼性に優れ
た電子部品搭載装置の製造方法を提供することを目的と
する。
によれば、リードは配線基板と位置合わせされているの
みで配線基板に固定されてはいない。従って、はんだを
加熱状態から常温に戻したときに生じる熱ストレスがリ
ードとスルーホール間のはんだ接合部分に集中して加わ
ることになるため、はんだ接合部分の信頼性が低下する
おそれがある。また、リードにはんだボールを設けるた
めに作業時間を要すると共に材料費等も高価になる。さ
らに、はんだボールを設けたリードを配線基板に位置決
めした後、はんだボール溶融のためのリフロー工程が必
要となり、さらにその後はんだ接合部に補強剤を設ける
工程も必要になるため、製造時間が非常に長くなり最終
の電子部品搭載装置が高価なものになるという問題があ
る。本発明は、上記した問題を解決しようとするもの
で、リードと配線基板の導体回路間のはんだ接合を簡易
な方法で安価に行うことができ、かつ接続信頼性に優れ
た電子部品搭載装置の製造方法を提供することを目的と
する。
【０００４】
【課題を解決するための手段】上記目的を達成するため
に、上記請求項１に係る発明の構成上の特徴は、表面側
に外周に向けて広がる複数の導体回路を設けた配線基板
の外周の近傍領域に接着剤層を設ける工程と、導体回路
の外側端部にペースト状はんだを塗布する工程と、リー
ドフレームの複数のリードの少なくとも先端部分を導体
回路の外側端部上に配置させた状態で、リードフレーム
を接着剤層に接着させる工程と、はんだ及び接着剤層位
置にてリードフレームを加熱治具により加熱加圧させる
工程とを設けたことにある。
に、上記請求項１に係る発明の構成上の特徴は、表面側
に外周に向けて広がる複数の導体回路を設けた配線基板
の外周の近傍領域に接着剤層を設ける工程と、導体回路
の外側端部にペースト状はんだを塗布する工程と、リー
ドフレームの複数のリードの少なくとも先端部分を導体
回路の外側端部上に配置させた状態で、リードフレーム
を接着剤層に接着させる工程と、はんだ及び接着剤層位
置にてリードフレームを加熱治具により加熱加圧させる
工程とを設けたことにある。
【０００５】
【作用】上記のように構成した請求項１に係る発明にお
いては、リードフレームに加熱治具を圧着させることに
より、同時に加熱加圧されて接着剤層が軟化しかつペー
スト状はんだが溶融する。さらに、加熱治具による加圧
により、リードフレームが接着剤層及び溶融はんだに強
力に押し付けられて、配線基板に強固に接着される。そ
して、加熱治具を外して配線基板を常温に戻したときに
生じる熱ストレスは、リードフレームと導体回路間のは
んだ接合部のみならず接着剤を介したリードと配線基板
との部分にも分散される。
いては、リードフレームに加熱治具を圧着させることに
より、同時に加熱加圧されて接着剤層が軟化しかつペー
スト状はんだが溶融する。さらに、加熱治具による加圧
により、リードフレームが接着剤層及び溶融はんだに強
力に押し付けられて、配線基板に強固に接着される。そ
して、加熱治具を外して配線基板を常温に戻したときに
生じる熱ストレスは、リードフレームと導体回路間のは
んだ接合部のみならず接着剤を介したリードと配線基板
との部分にも分散される。
【０００６】
【発明の効果】その結果、はんだ接合部にかかるストレ
スが軽減され、リードと導体回路間の接合の信頼性が高
められる。また、接着剤層とはんだに接触させたリード
フレームに、加熱治具を圧着させるのみの簡単な作業に
より、同時にリードフレームの接着剤層による補強と導
体回路との接続を行うことができるので、電子部品搭載
装置の製造工程を大幅に短縮することができ、製品を安
価に提供することができる。
スが軽減され、リードと導体回路間の接合の信頼性が高
められる。また、接着剤層とはんだに接触させたリード
フレームに、加熱治具を圧着させるのみの簡単な作業に
より、同時にリードフレームの接着剤層による補強と導
体回路との接続を行うことができるので、電子部品搭載
装置の製造工程を大幅に短縮することができ、製品を安
価に提供することができる。
【０００７】
【実施例】以下、本発明の一実施例を図面により説明す
る。図１は、実施例に係る半導体チップ搭載装置の一部
を拡大斜視図により示したものである。図２は、半導体
チップ搭載装置の製造工程の要部を横断面図により概略
的に示したものである。配線基板１０は、ガラスエポキ
シ等の基材の表面側に銅箔を貼り付けたものをフォトエ
ッチングにより加工して得た複数の導体回路１１を設け
ると共に、中央に打ち抜き加工等により形成した半導体
チップ搭載用の開口部１２を設けている。また、配線基
板１０の裏面側には、半導体チップ取り付けを兼ねた無
酸素銅製の放熱板３０が開口部１２を覆った状態で、エ
ポキシ等の接着剤３１により接着固定される。この配線
基板１０の表面側の外周近傍位置に、エポキシ系の接着
剤を、スクリーン印刷，ディスペンサー等により塗布し
て接着剤層１３を設ける（図２（ａ）参照）。なお、接
着剤としては、ポリイミド等の耐熱性，絶縁性に優れた
ものであればよく、液状に限らずＢステージのシート状
であってもよい。シート状の場合は打ち抜き加工された
接着シートを配線基板１０ａに貼り付けてもよく、また
後述するリードフレーム２０に仮接着しておいてもよ
い。
る。図１は、実施例に係る半導体チップ搭載装置の一部
を拡大斜視図により示したものである。図２は、半導体
チップ搭載装置の製造工程の要部を横断面図により概略
的に示したものである。配線基板１０は、ガラスエポキ
シ等の基材の表面側に銅箔を貼り付けたものをフォトエ
ッチングにより加工して得た複数の導体回路１１を設け
ると共に、中央に打ち抜き加工等により形成した半導体
チップ搭載用の開口部１２を設けている。また、配線基
板１０の裏面側には、半導体チップ取り付けを兼ねた無
酸素銅製の放熱板３０が開口部１２を覆った状態で、エ
ポキシ等の接着剤３１により接着固定される。この配線
基板１０の表面側の外周近傍位置に、エポキシ系の接着
剤を、スクリーン印刷，ディスペンサー等により塗布し
て接着剤層１３を設ける（図２（ａ）参照）。なお、接
着剤としては、ポリイミド等の耐熱性，絶縁性に優れた
ものであればよく、液状に限らずＢステージのシート状
であってもよい。シート状の場合は打ち抜き加工された
接着シートを配線基板１０ａに貼り付けてもよく、また
後述するリードフレーム２０に仮接着しておいてもよ
い。
【０００８】つぎに、配線基板１０の導体回路１１の外
側端部に、はんだペーストをスクリーン印刷法等により
塗布し乾燥させてはんだ層１４を設ける（図２（ｂ）参
照）。そして、リードフレーム２０をインナーリード２
１の先端が導体回路１１の外側端部上に位置するように
して、接着剤層１３に仮接着により固定させる（図２
（ｃ）参照）。さらに、接着剤層１３及びはんだ層１４
上のインナーリード２１に、例えば２３０℃に加熱され
た加熱ツール３０を押圧させる（図２（ｃ）参照）。こ
れにより、インナーリード２１が加熱加圧され、同時に
接着剤層１３が軟化しかつはんだペースト１４が溶融す
る。そして、加熱ツール３０の加圧により、インナーリ
ード２１が接着剤層１３及び溶融はんだ層１４に強力に
押し付けられる。そのため、インナーリード２１と導体
回路１１との接続と同時にインナーリード２１の接着剤
層１３による補強を行うことができる。また、この作業
は、接着剤層とはんだに接触させたリードフレームに、
加熱ツール３０を圧着させるのみの簡単な作業であるの
で、半導体チップ搭載装置の製造工程を大幅に短縮する
ことができ、製品を安価に提供することができる。ま
た、加熱ツール３０を外して配線基板を常温に戻したと
きに生じる熱ストレスはリードフレーム２０と導体回路
１１間のはんだ接合部のみならず接着剤層１３を介した
インナーリード２１と配線基板１０との部分にも分散さ
れる。その結果、はんだ接合部に加わるストレスが軽減
され、インナーリード２１と導体回路１１間の接合の信
頼性が高められる。
側端部に、はんだペーストをスクリーン印刷法等により
塗布し乾燥させてはんだ層１４を設ける（図２（ｂ）参
照）。そして、リードフレーム２０をインナーリード２
１の先端が導体回路１１の外側端部上に位置するように
して、接着剤層１３に仮接着により固定させる（図２
（ｃ）参照）。さらに、接着剤層１３及びはんだ層１４
上のインナーリード２１に、例えば２３０℃に加熱され
た加熱ツール３０を押圧させる（図２（ｃ）参照）。こ
れにより、インナーリード２１が加熱加圧され、同時に
接着剤層１３が軟化しかつはんだペースト１４が溶融す
る。そして、加熱ツール３０の加圧により、インナーリ
ード２１が接着剤層１３及び溶融はんだ層１４に強力に
押し付けられる。そのため、インナーリード２１と導体
回路１１との接続と同時にインナーリード２１の接着剤
層１３による補強を行うことができる。また、この作業
は、接着剤層とはんだに接触させたリードフレームに、
加熱ツール３０を圧着させるのみの簡単な作業であるの
で、半導体チップ搭載装置の製造工程を大幅に短縮する
ことができ、製品を安価に提供することができる。ま
た、加熱ツール３０を外して配線基板を常温に戻したと
きに生じる熱ストレスはリードフレーム２０と導体回路
１１間のはんだ接合部のみならず接着剤層１３を介した
インナーリード２１と配線基板１０との部分にも分散さ
れる。その結果、はんだ接合部に加わるストレスが軽減
され、インナーリード２１と導体回路１１間の接合の信
頼性が高められる。
【０００９】上記半導体チップ搭載装置の開口部１２内
の放熱板３０上に、銀ペースト等を用いて半導体チップ
Ｓをダイボンディングし、さらに半導体チップＳの電極
パッドと配線基板１０の導体回路１２又はインナーリー
ド２１間をワイヤーボンディングにより接続させる。さ
らに、エポキシ樹脂Ｒ等によりモールドし、リードフレ
ーム２０を切断することにより最終的な半導体装置に形
成される（図３参照）。
の放熱板３０上に、銀ペースト等を用いて半導体チップ
Ｓをダイボンディングし、さらに半導体チップＳの電極
パッドと配線基板１０の導体回路１２又はインナーリー
ド２１間をワイヤーボンディングにより接続させる。さ
らに、エポキシ樹脂Ｒ等によりモールドし、リードフレ
ーム２０を切断することにより最終的な半導体装置に形
成される（図３参照）。
【００１０】なお、上記実施例においては、配線基板に
半導体チップを組付けした半導体チップ搭載装置につい
て説明しているが、その他の電子部品を組付けるように
してもよい。また、上記半導体チップ搭載装置には、複
数個の半導体チップを搭載してもよい。さらに、上記半
導体チップ搭載装置には、必要に応じて放熱板を設けな
いようにしてもよい。その場合、半導体チップは、配線
基板に直接搭載される。
半導体チップを組付けした半導体チップ搭載装置につい
て説明しているが、その他の電子部品を組付けるように
してもよい。また、上記半導体チップ搭載装置には、複
数個の半導体チップを搭載してもよい。さらに、上記半
導体チップ搭載装置には、必要に応じて放熱板を設けな
いようにしてもよい。その場合、半導体チップは、配線
基板に直接搭載される。
【図１】本発明の一実施例に係る半導体チップ搭載装置
の一部を概略的に示す斜視図である。
の一部を概略的に示す斜視図である。
【図２】同半導体チップ搭載装置の製造工程の一部を概
略的に示す断面図である。
略的に示す断面図である。
【図３】同半導体チップ搭載装置を用いた半導体装置の
完成状態を概略的に示す断面図である。
完成状態を概略的に示す断面図である。
１０；配線基板、１１；導体回路、１２；開口部、１
３；接着剤層、１４；はんだ層、２０；リードフレー
ム、２１；インナーリード、３０；放熱板、Ｓ；半導体
チップ、Ｒ；モールド樹脂。
３；接着剤層、１４；はんだ層、２０；リードフレー
ム、２１；インナーリード、３０；放熱板、Ｓ；半導体
チップ、Ｒ；モールド樹脂。
Claims (1)
- 【請求項１】 表面側に外周に向けて広がる複数の導体
回路を設けた配線基板の同外周の近傍領域に接着剤層を
設ける工程と、 前記導体回路の外側端部にペースト状はんだを塗布する
工程と、 リードフレームの複数のリードの少なくとも先端部分を
前記導体回路の外側端部上に配置させた状態で、同リー
ドフレームを前記接着剤層に接着させる工程と、 前記はんだ及び接着剤層位置にて前記リードフレームを
加熱治具により加熱加圧させる工程とを設けたことを特
徴とする電子部品搭載装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5354311A JPH07201894A (ja) | 1993-12-30 | 1993-12-30 | 電子部品搭載装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5354311A JPH07201894A (ja) | 1993-12-30 | 1993-12-30 | 電子部品搭載装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07201894A true JPH07201894A (ja) | 1995-08-04 |
Family
ID=18436695
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5354311A Pending JPH07201894A (ja) | 1993-12-30 | 1993-12-30 | 電子部品搭載装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07201894A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0907308A4 (en) * | 1996-05-29 | 2005-03-30 | Rohm Co Ltd | METHOD OF MOUNTING TERMINAL ON CIRCUIT BOARD AND CIRCUIT BOARD |
| EP0952761A4 (en) * | 1996-05-31 | 2005-06-22 | Rohm Co Ltd | METHOD OF MOUNTING TERMINAL ON CIRCUIT BOARD AND CIRCUIT BOARD |
| JP2019087676A (ja) * | 2017-11-08 | 2019-06-06 | 株式会社豊田自動織機 | 半導体装置 |
-
1993
- 1993-12-30 JP JP5354311A patent/JPH07201894A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0907308A4 (en) * | 1996-05-29 | 2005-03-30 | Rohm Co Ltd | METHOD OF MOUNTING TERMINAL ON CIRCUIT BOARD AND CIRCUIT BOARD |
| EP0952761A4 (en) * | 1996-05-31 | 2005-06-22 | Rohm Co Ltd | METHOD OF MOUNTING TERMINAL ON CIRCUIT BOARD AND CIRCUIT BOARD |
| JP2019087676A (ja) * | 2017-11-08 | 2019-06-06 | 株式会社豊田自動織機 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06295962A (ja) | 電子部品搭載用基板およびその製造方法並びに電子部品搭載装置 | |
| JPWO1998030073A1 (ja) | 回路基板への電子部品の実装方法及びその装置 | |
| JPH1154668A (ja) | ボールグリッドアレイ半導体パッケージの製造方法 | |
| JP5262983B2 (ja) | モールドパッケージおよびその製造方法 | |
| JP2958692B2 (ja) | ボールグリッドアレイ半導体パッケージ用部材、その製造方法、及びボールグリッドアレイ半導体パッケージの製造方法 | |
| JP2626621B2 (ja) | 半導体装置の製造方法 | |
| JPH07201894A (ja) | 電子部品搭載装置の製造方法 | |
| JPH0362935A (ja) | フィルムキャリヤ型半導体装置の実装方法 | |
| JP4016557B2 (ja) | 電子部品の実装構造及び実装方法 | |
| JPH06334059A (ja) | 半導体搭載用基板及びその製造方法 | |
| JP2005522028A (ja) | 半導体デバイスのパッケージング・システム | |
| JP2000101013A (ja) | ベアチップ部品を含む混載部品の実装方法および混載回路基板 | |
| JP3445687B2 (ja) | 半導体チップの実装方法 | |
| JP2005101312A (ja) | 半導体装置の製造方法 | |
| JPH11176878A (ja) | 半導体装置、その製造方法および実装方法 | |
| JP3019899B2 (ja) | マルチチップモジュールの製造方法 | |
| JP2000174414A (ja) | 配線基板の製造方法 | |
| JPS624331A (ja) | ワイヤボンデイング方法 | |
| JPH08181168A (ja) | 半導体装置 | |
| JPH06334060A (ja) | 半導体搭載用基板及びその製造方法 | |
| JPH06196531A (ja) | 半導体装置およびその製造方法 | |
| JPS6242549A (ja) | 電子部品パツケ−ジ及びその製造方法 | |
| JPH0590460A (ja) | 半導体装置の製造方法 | |
| JPH03200393A (ja) | 印刷配線板及びその製造方法 | |
| JP2001332657A (ja) | 半導体パッケージ |