JPH0786399A - 多層配線形成方法 - Google Patents

多層配線形成方法

Info

Publication number
JPH0786399A
JPH0786399A JP22937093A JP22937093A JPH0786399A JP H0786399 A JPH0786399 A JP H0786399A JP 22937093 A JP22937093 A JP 22937093A JP 22937093 A JP22937093 A JP 22937093A JP H0786399 A JPH0786399 A JP H0786399A
Authority
JP
Japan
Prior art keywords
wiring
forming
pattern mask
insulating film
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP22937093A
Other languages
English (en)
Inventor
Hideo Niwa
秀夫 丹羽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP22937093A priority Critical patent/JPH0786399A/ja
Publication of JPH0786399A publication Critical patent/JPH0786399A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【目的】 多層配線形成方法に関し、下層配線とその直
ぐ上の上層配線とを接続する接続体が自己整合的に形成
され、且つ平坦化が容易であり、然も、多層配線の配線
層数を3層以上にすることが容易である方法を提供す
る。 【構成】 基板1上に形成された第1の配線11が下層
配線であり、第2の配線21が上記上層配線であって、
第1の配線11のパターンの抜き領域全域に、上面が第
1の配線11の上面より高く且つ平坦な絶縁膜13を形
成する工程と、絶縁膜13を有する基板1上に、抜き領
域が第2の配線21のパターンの実領域に合致して上面
が平坦な抜きパターンマスク27を形成する工程と、抜
きパターンマスク27の抜き領域を埋めて、第1の配線
11が露出する絶縁膜13の上面より下側の凹部には、
第1の配線11と第2の配線21とを接続する接続体2
2を、また、該上面より上側には第2の配線21を形成
する工程と、を有する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、多層配線形成方法に係
り、特に、半導体装置における多層配線の形成方法に関
する。
【0002】半導体装置における多層配線は、半導体装
置の高集積化に伴い、パターンの微細化や配線層数の増
大が望まれている。パターンの微細化では上下配線層の
配線間を接続するビアホールを配線から逸脱させないこ
と、また配線層数の増大では平坦化を確保することが重
要である。本発明はこれらの点を容易に解決する技術を
提供するものである。
【0003】
【従来の技術】パターンが微細化されてきた近年の半導
体装置においては、多層配線技術の導入が不可欠となっ
ている。多層配線技術における最大の問題は、容易な平
坦化技術の実現であった。更に、パターン形成時の露光
処理において上下層の配線間接続用の接続体を充填する
ビアホールと配線との位置合わせが完全でないため、配
線から少しずれた位置にビアホールが開口したり、ビア
ホールから少しずれた位置に配線が形成されたりする。
露光装置の位置合わせ精度の飛躍的な向上は限られてお
り、製造工程において対処する必要がある。
【0004】図5は従来技術を説明するための側断面図
(a)と平面図(b)である。(a)は、絶縁膜2を設
けた基板1上に形成した第1層目の配線3の上に絶縁膜
4を平坦化して形成した後、ビアホール5を形成した図
であり、何の対策も行っていないものである。ビアホー
ル5の位置ずれにより、絶縁膜4の配線3横部分もエッ
チングされ、更に配線3下の絶縁膜2までエッチングさ
れる可能性が生じる。この時、下地の基板1と第2層目
の配線との電気的ショートや、第2層目の配線のカバレ
ッジが極端に低下するといった問題が生じる。
【0005】また(b)は、上述の問題に対処した第1
層目の配線3を上から見た図である。ビアホールの位置
ずれが生じても良いように配線3のビアホール領域を幅
広に形成してある。これにより確かにビアホールの位置
ずれによる上述の問題は生じない。しかし、図から明ら
かなように、幅の広い分だけ配線間を広くしなければな
らない。現在の位置ずれは約100〜200nm程度で
あり、配線とビアホールとの両方があるためその倍、然
も配線の両側に必要なため、更にその倍となる400〜
800nm程度の余裕が必要となる。この余裕は多層配
線の配線層数に係わりなく各配線層で必要である。現在
の配線間隔は1μm 以下となってきており、このような
余裕の必要性は超LSIなど半導体装置の縮小化におい
て致命的な欠点となる。
【0006】
【発明が解決しようとする課題】上述の欠点を無くする
ためには、配線とビアホールとの間に位置合わせ余裕を
必要としない、換言すれば、配線と前述した接続体との
間が自己整合的となるようにすれば良い。そしてその場
合、多層配線の配線層数を3層以上にすることもあるの
で、平坦化も重要である。
【0007】そこで本発明は、多層配線形成方法に関
し、下層配線とその直ぐ上の上層配線とを接続する接続
体が自己整合的に形成され、且つ平坦化が容易であり、
然も、多層配線の配線層数を3層以上にすることが容易
である方法の提供を目的とする。
【0008】
【課題を解決するための手段】図1は本発明の原理説明
図であり、(a)は2層配線の上層配線を形成した時点
の平面図、(b−A)〜(d−B)は(a)に至る工程
の側断面図、であり、(b−A,B)〜(d−B)にお
けるb〜dは工程の別を示し、同じくAまたはBは
(a)のA−A断面またはB−B断面の別を示しA,B
は両断面が共通する場合である。
【0009】上記目的を達成するために、本発明による
多層配線形成方法は、図1を参照して、基板1上に形成
された第1の配線11が下層配線であり、第2の配線2
1が該下層配線の直ぐ上の上層配線であって、基板1上
における第1の配線11のパターンの抜き領域全域に、
上面が第1の配線11の上面より高く且つ平坦な絶縁膜
13を形成する工程と、絶縁膜13を有する基板1上
に、抜き領域が第2の配線21のパターンの実領域に合
致して上面が平坦な抜きパターンマスク27を形成する
工程と、抜きパターンマスク27の抜き領域を埋めて、
第1の配線11が露出する絶縁膜13の上面より下側の
凹部には、第1の配線11と第2の配線21とを接続す
る接続体22を、また、該上面より上側には第2の配線
21を形成する工程と、を有することを特徴としてい
る。
【0010】そして、抜きパターンマスク27を形成し
て、第1の配線11が露出する上記凹部が接続体22の
不要な箇所に生じる際には、抜きパターンマスク27の
形成に先立ち、上記不要な箇所の凹部を絶縁体(図示省
略)で埋めることを特徴としている。また、上記の絶縁
膜13の形成は、第1の配線11の上に、実領域が第1
の配線11のパターンの実領域に整合した実パターンマ
スク(図示省略)を設けた状態で行うことを特徴として
いる。また、上記の接続体22と第2の配線21の形成
は、第1の配線11の表面に選択的に堆積する選択成長
により接続体22を形成する工程と、接続体22および
絶縁膜13の両表面に堆積する成長により第2の配線2
1を形成す工程に分けて行うことが望ましい。
【0011】更に、第2の配線21を形成して抜きパタ
ーンマスク27を除去した後に、該第2の配線21を第
1の配線11に見立てて新たな第2の配線を形成するま
での工程を繰り返すことにより、形成する多層配線の配
線層数を3層以上にすることを特徴としている。その
際、第1の配線11に見立てる第2の配線21は上面を
上記抜きパターンマスク27の上面より低く形成して、
抜きパターンマスク27の除去に先立ち、抜きパターン
マスク27とはエッチング性の異なる材料により、第2
の配線21上の該抜きパターンマスク27との段差領域
を埋めてなる実パターンマスク(図示省略)を設けて、
それを上述した第1の配線11上の実パターンマスク
(図示省略)に見立てることが望ましい。
【0012】
【作用】本発明の基本的な特徴は、上述した絶縁膜13
と抜きパターンマスク27とを組み合わせて、絶縁膜1
3および抜きパターンマスク27でパターニングされる
接続体22と、抜きパターンマスク27でパターニング
される第2の配線21を形成することである。このこと
から、接続体22は、従来のビアホールを形成すること
なく、第1の配線11と第2の配線21が重なる領域に
自己整合的に形成される。この自己整合的形成は、第1
の配線11または第2の配線21の接続体22がくる部
分を幅広にする必要性を解消するので、接続体22のた
めに配線間隔を広げなくとも良いようにさせる。
【0013】そこでは、第1の配線11と第2の配線2
1が重なる領域が例えば複数となった場合に、全ての箇
所に接続体22が必要であるとは限らない。そのような
場合でも、上記絶縁体を設けることにより、その箇所に
おける接続体22の形成を除くことができるので、接続
体22は所望の箇所のみに形成することができる。
【0014】そして、絶縁膜13の形成では上記実パタ
ーンマスクを設けて材料にSOG(Spin On Glass ) の
ようなものを用い、抜きパターンマスク27の形成では
材料に塗布で成膜できる感光性有機樹脂(レジストや感
光性ポリイミドなど)を用いれば、絶縁膜13の上面と
抜きパターンマスク27の上面を平坦にすることが容易
にできる。このことから、多層配線形成における平坦化
が容易である。また、接続体22と第2の配線21の形
成では、上記選択成長による接続体22の形成を先行し
ておけば、抜きパターンマスク27の抜き領域の底面が
平坦になり第2の配線21の上面を平坦にすることが容
易となる。
【0015】そして、形成された第2の配線21を上記
のように第1の配線11に見立てることにより、積み上
げる新たな接続体と第3の配線の形成は、接続体22と
第2の配線21を形成する工程の繰り返しで行うことが
できるので、形成する多層配線の配線層数を3層以上の
任意層数にすることが可能である。その際、第1の配線
11に見立てる第2の配線21の上に第1の配線11上
の実パターンマスクと同様な実パターンマスクを設けて
おけば、絶縁膜13に相当する新たな絶縁膜の上面を絶
縁膜13の上面と同様に平坦にすることが容易となり好
都合である。
【0016】
【実施例】以下本発明の実施例について図2〜図4を用
いて説明する。図2は実施例の工程を示す平面図と側断
面図、図3は実施例で不要な接続体の形成を除く工程を
示す側断面図、図4は他の実施例の工程を示す平面図と
側断面図、であり、全図を通し同一符号は同一対象物を
示す。
【0017】図2において、ここに示す実施例は多層配
線として2層配線を形成する場合であり、図2の(a)
は2層配線形成後の平面図、(b−A,B)〜(i−
B)は(a)に至る工程の側断面図、であり、(b−
A,B)〜(i−B)におけるb〜iは工程の別を示
し、同じくAまたはBは(a)のA−A断面またはB−
B断面の別を示しA,Bは両断面が共通する場合であ
る。そして(a)では、11が第1層目の配線となる第
1の配線であり、21が第2層目の配線となる第2の配
線である。
【0018】先ず(b−A,B)を参照して、絶縁膜2
を設けた基板1上に、第1の配線11を形成するための
配線用金属膜11AとしてW(タングステン)をスパッ
タリングまたはCVD(化学気相成長)にて約500n
m成長する。この配線用金属膜11AはAl(アルミニ
ウム)であっても良い。その上にレジストを厚さ約50
0nmに塗布し、位置合わせおよび露光・現像を行っ
て、第1の配線11のパターンの実領域に整合するレジ
ストの実パターンマスク16を形成する。
【0019】次いで(c−A,B)を参照して、実パタ
ーンマスク16をマスクにしたエッチング例えばRIE
(反応性イオンエッチング)により、配線用金属膜11
Aをパターニングして第1の配線11を形成する。その
後、従来は実パターンマスク16を除去するが、ここで
は実パターンマスク16をそのまま残しておく。
【0020】次いで(d−A,B)を参照して、SOG
を表面平坦に塗布し、実パターンマスク16が露出する
までエッチバックする。残されたSOGは次に述べる絶
縁膜13となるものである。
【0021】次いで(e−A,B)を参照して、露出し
ている実パターンマスク16をレジスト剥離液により選
択的に除去して第1の配線11を露出させる。これによ
り、第1の配線11のパターンの抜き領域全域に上面が
第1の配線11の上面より約500nm高く且つ平坦な
SOGの絶縁膜13ができあがる。
【0022】次いで(f−A)および(f−B)を参照
して、新たにレジストを絶縁膜13の上面からの厚さを
約500nmにして表面平坦に塗布し、位置合わせおよ
び露光・現像を行って、抜き領域を第2の配線21のパ
ターンの実領域に合致させたレジストの抜きパターンマ
スク27を形成する。即ち、抜きパターンマスク27
は、第2の配線21が占めるべき領域のみが開口(抜き
領域)となって第1の配線11の一部と絶縁膜13の一
部を露出させ、その一部を除く第1の配線11および絶
縁膜13の大部分を覆っている。
【0023】次いで(g−B)を参照して、第1の配線
11の表面に選択的に堆積する選択成長により適宜な金
属を絶縁膜13の上面の高さまで成長して接続体22を
形成する。ここでは上記金属をWにして公知の選択CV
D法により成長する。接続体22は、第1の配線11と
第2の配線21を接続する部分であり、従来のビアホー
ルを埋めた金属に該当するが、外形が絶縁膜13と抜き
パターンマスク27に規制されて第1の配線11の幅に
対し自己整合的に形成され、その幅から逸脱することが
ない。
【0024】次いで(h−B)を参照して、接続体22
および絶縁膜13の両表面に堆積する成長により、第2
の配線21にする金属ここではWを表面が平坦になるま
で厚く成長し、抜きパターンマスク27が露出するまで
エッチバックして、抜きパターンマスク27の抜き領域
を埋めてなる第2の配線21を形成する。第2の配線2
1の幅が抜きパターンマスク27の抜き領域に規制され
るので、先に形成した接続体22は第2の配線21の幅
に対しても自己整合的になっている。第2の配線21の
金属をAlにすることも可能である。その場合は、(f
−A)および(f−B)の工程で形成する抜きパターン
マスク27の材料を感光性ポリイミドにして、Alの成
長を高温スパッタで行えば良い。
【0025】次いで(i−A)および(i−B)を参照
して、抜きパターンマスク27を除去し、その跡を埋め
て更に第2の配線21を覆うカバー絶縁膜25を形成す
れば所望の2層配線が完成する。
【0026】ところで、上述の説明では、抜きパターン
マスク27の抜き領域内に露出する第1の配線11の全
ての露出箇所に接続体22が形成されることになる。こ
のため、不要な接続体22を形成しないようにすること
が必要となる。図3は先の実施例で不要な接続体の形成
を除く工程を示す側断面図(a)〜(d)であり、何れ
も図2(a)のB−B断面である。
【0027】図3において、(a)〜(d)の工程は、
図2(e−A,B)の工程と図2(f−A),(f−
B)の工程との間に挿入して、抜きパターンマスク27
の形成に先立ち、不要な絶縁体22が形成される箇所に
絶縁膜13と同じ材料であるSOGの絶縁体14を充填
するものである。
【0028】即ち(a)を参照して、SOGの絶縁膜1
3を完成させた後、図2(f−A),(f−B)の工程
で行う抜きパターンマスク27の形成により第1の配線
11が露出する箇所の中から、接続体22が形成されな
いようにする箇所のみを開口させた、レジストの補助マ
スク18を形成する。
【0029】次いで(b)を参照して、SOGを表面平
坦に塗布して絶縁体14を形成するための絶縁膜14A
を形成する。次いで(c)を参照して、絶縁膜13が露
出するまで絶縁膜14Aおよび補助マスク18をエッチ
バックする。これにより、絶縁体22を形成したくない
箇所は絶縁膜14Aの残りであるSOGの絶縁体14で
埋められ、絶縁体22を形成する箇所は補助マスク18
の残りであるレジストの残体18aで埋められた形態と
なる。上記エッチバックは、エッチングレートを絶縁膜
14Aと補助マスク18で揃える必要があり、CF4
2 のガス比を変えることによるエッチングで行うこと
ができる。
【0030】次いで(d)を参照して、レジストの残体
18aを図2(e−A,B)の工程と同様にして選択的
に除去する。この後、図2(f−A),(f−B)の工
程に入れば、抜きパターンマスク27を形成した際に第
1の配線11が露出する箇所は接続体22を必要とする
箇所のみになる。
【0031】次に図4において、ここに示す他の実施例
は先の2層配線を形成した実施例に工程を加えて、多層
配線を3層配線に形成する場合であり、図4の(a)は
3層配線形成後の平面図、(b−B)〜(g−C)は図
2(h−B)の工程の後から(a)に至る工程の側断面
図、であり、図2の場合と同様に、(b−B)〜(g−
C)におけるb〜hは工程の別を示し、同じくA〜Cは
(a)のA−A断面〜C−C断面の別を示す。そして
(a)では、先の実施例で形成した第1の配線11およ
び第2の配線21と共に、第3層目の配線となる第3の
配線31が示される。
【0032】先ず(b−B)を参照して、図2(h−
B)の工程で抜きパターンマスク27が露出するまでW
をエッチバックしたら、そのエッチングを更に継続しコ
ントロールエッチにより、Wの上面が抜きパターンマス
ク27の厚さの約半分の高さになるようにして第2の配
線21を形成する。このため、抜きパターンマスク27
はその厚さを先の実施例の時より約500nm大きくし
ておく。その後、レジストの抜きパターンマスク27と
はエッチング性の異なるマスク用の材料ここではポリイ
ミドを表面平坦に塗布し、抜きパターンマスク27が露
出するまでエッチパックして、第2の配線21上の抜き
パターンマスク27との段差領域を埋めてなる実パター
ンマスク26を形成する。若し、抜きパターンマスク2
7が感光性ポリイミドである場合には、実パターンマス
ク26をレジストにすれば良い。
【0033】次いで(c−B)を参照して、実パターン
マスク26が残るように抜きパターンマスク27を選択
的に除去する。この除去は、抜きパターンマスク27が
レジストならば、レジスト剥離液によって行うことがで
き、抜きパターンマスク27が感光性ポリイミドなら
ば、抱水性ヒドラジン水溶液によって行うことができ
る。この除去により、絶縁膜13と上面が絶縁膜の上面
より低くなっている第1の配線11とが露出する。
【0034】次いで(d−A)および(d−B)を参照
して、SOGを表面平坦に塗布し、実パターンマスク2
6が露出するまでエッチバックし、更に、実パターンマ
スク26をヒドラジン水溶液(ポリイミドの場合)また
はレジスト剥離液(レジストの場合により選択的に除
去して、第2の配線21のパターンの抜き領域全域に上
面が第2の配線21の上面より高く且つ平坦なSOGの
絶縁膜23を形成する。この工程は、第2の配線21を
先の実施例の第1の配線11に見立てると、先の実施例
で説明した図2(d−A,B)および図2(e−A,
B)の工程の繰り返しになっている。
【0035】次いで(e−B)および(e−C)を参照
して、第3の配線31を先の実施例の第2の配線21に
見立てて、先の実施例で抜きパターンマスク27を形成
した図2(f−A)および図2(f−B)の工程と同様
にして、レジストの抜きパターンマスク37を形成す
る。
【0036】次いで(f−C)を参照して、先の実施例
で接続体22および第2の配線21を形成した図2(g
−B)および図2(h−B)の工程と同様にして、Wの
接続体32およびWの第3の配線31を形成する。第3
の配線31はAlにすることも可能である。その場合
は、先の実施例で第2の配線21をAlにする方法に準
じれば良い。
【0037】次いで(g−A),(g−B)および(g
−C)を参照して、先の実施例でカバー絶縁膜25を形
成した図2(i−A),(i−B)の工程と同様にし
て、抜きパターンマスク37の除去跡を埋めて第3の配
線31を覆うカバー絶縁膜35を形成すれば、所望の3
層配線が完成する。
【0038】この実施例において、第2の配線21と第
3の配線31との間に不要な接続体32が形成される場
合には、図4(d−A),(d−B)の工程と図4(e
−B),(e−C)の工程との間に図3で説明した工程
を挿入して、不要な接続体32が形成されないようにす
れば良い。
【0039】上述した実施例では、第3層目の配線であ
る第3の配線31の形成を、第2層目の配線である第2
の配線21を形成する工程の繰り返しで行っており、且
つ、絶縁膜13,23や抜きパターンマスク27,37
を形成する際にその都度に平坦化がなされており、然
も、下層配線とその直ぐ上の上層配線を接続する接続体
22または32がそれぞれの配線の幅に対して自己整合
的に形成されている。このことから理解されるように、
本発明の方法によれば、多層配線の配線層数を任意に増
やすことが容易であり、然も、各配線層における配線間
隔を上記接続体により広げる必要がなくなり配線密度を
高めることが可能である。
【0040】
【発明の効果】以上説明したように本発明によれば、多
層配線形成方法に関し、下層配線とその直ぐ上の上層配
線とを接続する接続体が自己整合的に形成され、且つ平
坦化が容易であり、然も、多層配線の配線層数を3層以
上にすることが容易である方法が提供されて、半導体装
置の高集積化に寄与するところが大である。
【図面の簡単な説明】
【図1】 本発明の原理説明図
【図2】 実施例の工程を示す平面図と側断面図
【図3】 実施例で不要な接続体の形成を除く工程を示
す側断面図
【図4】 他の実施例の工程を示す平面図と側断面図
【図5】 従来技術を説明するための側断面図と平面図
【符号の説明】
1 基板 2 絶縁膜 3 配線 4 絶縁膜 5 ビアホール 11 第1の配線 11A 第1の配線を形成するための配線用金属膜 21 第2の配線 31 第3の配線 22,32 接続体 13,23 SOGによる絶縁膜 14 SOGによる絶縁体 14A 絶縁体を形成するための絶縁膜 25,35 カバー絶縁膜 16,26 実パターンマスク 27,37 抜きパターンマスク 18 レジストによる補助マスク 18a 補助マスクの残体

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 基板(1)上に形成された第1の配線
    (11)が下層配線であり、第2の配線(21)が該下
    層配線の直ぐ上の上層配線であって、 該基板(1)上における第1の配線(11)のパターン
    の抜き領域全域に、上面が第1の配線(11)の上面よ
    り高く且つ平坦な絶縁膜(13)を形成する工程と、 該絶縁膜(13)を有する該基板(1)上に、抜き領域
    が第2の配線(21)のパターンの実領域に合致して上
    面が平坦な抜きパターンマスク(27)を形成する工程
    と、 該抜きパターンマスク(27)の抜き領域を埋めて、第
    1の配線(11)が露出する該絶縁膜(13)の上面よ
    り下側の凹部には、第1の配線(11)と第2の配線
    (21)とを接続する接続体(22)を、また、該上面
    より上側には第2の配線(21)を形成する工程と、 を有することを特徴とする多層配線形成方法。
  2. 【請求項2】 請求項1記載の多層配線形成方法におい
    て、 上記抜きパターンマスク(27)を形成して、第1の配
    線(11)が露出する上記凹部が上記接続体(22)の
    不要な箇所に生じる際には、 該抜きパターンマスク(27)の形成に先立ち、上記不
    要な箇所の凹部を絶縁体で埋めることを特徴とする多層
    配線形成方法。
  3. 【請求項3】 請求項1または2記載の多層配線形成方
    法において、 上記絶縁膜(13)の形成は、第1の配線(11)の上
    に、実領域が第1の配線(11)のパターンの実領域に
    整合した実パターンマスクを設けた状態で行うことを特
    徴とする多層配線形成方法。
  4. 【請求項4】 請求項1,2または3記載の多層配線形
    成方法において、 上記接続体(22)と第2の配線(21)の形成は、 該接続体(22)を形成する工程と、第2の配線(2
    1)を形成す工程に分けて行うことを特徴とする多層配
    線形成方法。
  5. 【請求項5】 請求項1,2,3または4記載の多層配
    線形成方法において、 第2の配線(21)を形成して上記抜きパターンマスク
    (27)を除去した後に、該第2の配線(21)を第1
    の配線(11)に見立てて新たな第2の配線を形成する
    までの工程を繰り返すことにより、形成する多層配線の
    配線層数を3層以上にすることを特徴とする多層配線形
    成方法。
  6. 【請求項6】 請求項5記載の多層配線形成方法におい
    て、 第1の配線(11)に見立てる第2の配線(21)は上
    面を上記抜きパターンマスク(27)の上面より低く形
    成して、該抜きパターンマスク(27)の除去に先立
    ち、該抜きパターンマスク(27)とはエッチング性の
    異なる材料により、第2の配線(21)上の該抜きパタ
    ーンマスク(27)との段差領域を埋めてなる実パター
    ンマスクを設けて、それを請求項3記載の実パターンマ
    スクに見立てることを特徴とする多層配線形成方法。
JP22937093A 1993-09-16 1993-09-16 多層配線形成方法 Withdrawn JPH0786399A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22937093A JPH0786399A (ja) 1993-09-16 1993-09-16 多層配線形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22937093A JPH0786399A (ja) 1993-09-16 1993-09-16 多層配線形成方法

Publications (1)

Publication Number Publication Date
JPH0786399A true JPH0786399A (ja) 1995-03-31

Family

ID=16891113

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22937093A Withdrawn JPH0786399A (ja) 1993-09-16 1993-09-16 多層配線形成方法

Country Status (1)

Country Link
JP (1) JPH0786399A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010143245A1 (ja) * 2009-06-08 2010-12-16 パナソニック株式会社 配線形成方法及び半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010143245A1 (ja) * 2009-06-08 2010-12-16 パナソニック株式会社 配線形成方法及び半導体装置

Similar Documents

Publication Publication Date Title
US6093633A (en) Method of making a semiconductor device
US5543360A (en) Method of making a semiconductor device with sidewall etch stopper and wide through-hole having multilayered wiring structure
JPH09129733A (ja) 自己整合メタラジ
US6365504B1 (en) Self aligned dual damascene method
JPH06125013A (ja) 半導体装置及びその製造方法
JP2000091423A (ja) 多層配線半導体装置及びその製造方法
JPH10209273A (ja) 半導体装置の製造方法
JPH0786399A (ja) 多層配線形成方法
JPH08130220A (ja) 半導体装置におけるコンタクト部およびその形成方法
JPH0661354A (ja) 半導体装置の製造方法
KR0134108B1 (ko) 반도체 소자의 제조방법
JPH0388351A (ja) 半導体装置の製造方法
JPH07283306A (ja) 半導体装置およびその製造方法
JP2738358B2 (ja) 半導体装置の製造方法
JP2001110893A (ja) 半導体集積回路装置およびその製造方法
JP2001093978A (ja) 半導体装置およびその製造方法
JPH0542139B2 (ja)
JPH07115093A (ja) 多層配線構造及びその製造方法
JPH08111460A (ja) 多層配線の構造および製造方法
JP2727587B2 (ja) 多層配線法
JPS62145842A (ja) 半導体装置の製造方法
KR100632041B1 (ko) 반도체 소자의 금속 배선 형성 방법
JPH0817914A (ja) 半導体装置の製造方法
JPS63312658A (ja) 半導体装置の製造方法
JPS61256742A (ja) 多層配線構造体及びその製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20001128