JPH0787246B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0787246B2 JPH0787246B2 JP62205135A JP20513587A JPH0787246B2 JP H0787246 B2 JPH0787246 B2 JP H0787246B2 JP 62205135 A JP62205135 A JP 62205135A JP 20513587 A JP20513587 A JP 20513587A JP H0787246 B2 JPH0787246 B2 JP H0787246B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- graded
- type gaas
- supply layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
- H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
- H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
- H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
- H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/82—Heterojunctions
- H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】 〔概要〕 選択ドープ・ヘテロ構造を有する半導体装置の改良に関
し、 キャリヤ供給層にInGaPを用い、しかも、GaAsからなる
キャップ層と良好に結合できるようにすることを目的と
し、 順に積層されたｉ型GaAsチャネル層及びｎ型In0.48Ga
0.52Ｐキャリヤ供給層及びｎ型AlxGa1-xAsグレーデッド
層及びｎ型GaAsキャップ層からなる選択ドープ・ヘテロ
構造を備え、前記ｎ型AlxGa1-xAsグレーデッド層に於け
る組成比ｘは前記ｎ型In0.48Ga0.52Ｐキャリヤ供給層か
ら前記ｎ型GaAsキャップ層に向かって0.30から０へと連
続的に変化するよう構成する。
し、 キャリヤ供給層にInGaPを用い、しかも、GaAsからなる
キャップ層と良好に結合できるようにすることを目的と
し、 順に積層されたｉ型GaAsチャネル層及びｎ型In0.48Ga
0.52Ｐキャリヤ供給層及びｎ型AlxGa1-xAsグレーデッド
層及びｎ型GaAsキャップ層からなる選択ドープ・ヘテロ
構造を備え、前記ｎ型AlxGa1-xAsグレーデッド層に於け
る組成比ｘは前記ｎ型In0.48Ga0.52Ｐキャリヤ供給層か
ら前記ｎ型GaAsキャップ層に向かって0.30から０へと連
続的に変化するよう構成する。
本発明は、選択ドープ・ヘテロ構造を有する半導体装置
を改良に関する。
を改良に関する。
現在、選択ドープ・ヘテロ構造の材料として、AlGaAs系
を用いた場合、低温では、DXセンタの悪影響を回避する
為に光照射を行うようにしているが、InGaP系ではその
必要はないので好都合であるが、低雑音を目的とする選
択ドープ・ヘテロ構造の場合には、InGaP系は不向きで
あり、従って、AlGaAs/GaAs系を用いることが多く、そ
して、ソース電極及びドレイン電極を形成した際のオー
ミック・コンタクトを良好なものとする為、電子供給層
の上にキャップ層を形成することが行われている。
を用いた場合、低温では、DXセンタの悪影響を回避する
為に光照射を行うようにしているが、InGaP系ではその
必要はないので好都合であるが、低雑音を目的とする選
択ドープ・ヘテロ構造の場合には、InGaP系は不向きで
あり、従って、AlGaAs/GaAs系を用いることが多く、そ
して、ソース電極及びドレイン電極を形成した際のオー
ミック・コンタクトを良好なものとする為、電子供給層
の上にキャップ層を形成することが行われている。
第３図は前記のような選択ドープ・ヘテロ構造を説明す
る為のエネルギ・バンド・ダイヤグラムを表している。
尚、図はソース電極或いはドレイン電極の位置で深さ方
向を見たものである。
る為のエネルギ・バンド・ダイヤグラムを表している。
尚、図はソース電極或いはドレイン電極の位置で深さ方
向を見たものである。
図に於いて、Ecは伝導帯の底、Evは価電子帯の頂、EFは
フェルミ・レベル、１はソース或いはドレイン電極、２
はｎ型GaAsキャップ層、３はAlxGa1-xAsグレーデッド
層、４はｎ型AlyGa1-yAs電子供給層、５はｉ型GaAsチャ
ネル層、６は二次元電子ガス層をそれぞれ示している。
フェルミ・レベル、１はソース或いはドレイン電極、２
はｎ型GaAsキャップ層、３はAlxGa1-xAsグレーデッド
層、４はｎ型AlyGa1-yAs電子供給層、５はｉ型GaAsチャ
ネル層、６は二次元電子ガス層をそれぞれ示している。
図から判るように、ｎ型GaAsキャップ層２とｎ型AlyGa
1-yAs電子供給層との間にはAlxGa1-xAsグレーデッド層
３が介在して両者を結合している。尚、この場合、ｘ値
とｙ値との間には０＜ｘ＜ｙとなる関係があるように選
択される。
1-yAs電子供給層との間にはAlxGa1-xAsグレーデッド層
３が介在して両者を結合している。尚、この場合、ｘ値
とｙ値との間には０＜ｘ＜ｙとなる関係があるように選
択される。
このような構成に依り、ソース或いはドレイン電極１は
キャップ層２と間で良好なオーミック・コンタクトを採
ることができ、しかも、キャップ層２と電子供給層４と
の間のエネルギ・バンド・ギャップはグレーデッド層３
の存在でなだらかに結合される。
キャップ層２と間で良好なオーミック・コンタクトを採
ることができ、しかも、キャップ層２と電子供給層４と
の間のエネルギ・バンド・ギャップはグレーデッド層３
の存在でなだらかに結合される。
第４図は化合物半導体層に於ける浅いドナーとDXセンタ
との関係を説明する為のエネルギ・バンド・ダイヤグラ
ムであり、第３図に於いて用いた記号と同記号は同部分
を示すか或いは同じ意味を持つものとする。
との関係を説明する為のエネルギ・バンド・ダイヤグラ
ムであり、第３図に於いて用いた記号と同記号は同部分
を示すか或いは同じ意味を持つものとする。
図に於いて、７は浅いドナー、８はDXセンタを示してい
る。
る。
図から判るように、浅いドナー７は伝導帯の底から２〜
３〔meV〕程度のところに在り、DXセンタは約100〔me
V〕程度の深いところに在り、このDXセンタは低温で電
子をトラップすると、それを放出することができない。
３〔meV〕程度のところに在り、DXセンタは約100〔me
V〕程度の深いところに在り、このDXセンタは低温で電
子をトラップすると、それを放出することができない。
ところで、第３図に見られる選択ドープ・ヘテロ構造に
於けるｎ型AlyGa1-yAs電子供給層４には浅いドナーがな
く、DXセンタが存在する為、 （１）二次元電子ガス層の濃度Nsが高くならず、例えば
２×1018〔cm-3〕程度の不純物をドーピングして、約９
×1011〔cm-2〕程度しか得られない。
於けるｎ型AlyGa1-yAs電子供給層４には浅いドナーがな
く、DXセンタが存在する為、 （１）二次元電子ガス層の濃度Nsが高くならず、例えば
２×1018〔cm-3〕程度の不純物をドーピングして、約９
×1011〔cm-2〕程度しか得られない。
（２）常温から低温に冷却した場合に闘値電圧Vthが大
きく変化する。
きく変化する。
（３）ドレイン電圧を印加しても電流が流れない。
などの問題が起こる。
このような欠点を解消する為、電子供給層としてIn0.48
Ga0.52Pを用いることが提案されている。このIn0.48Ga
0.52Pには、DXセンタは存在せず、全て浅いドナーであ
るから、前記のような問題は発生しない。
Ga0.52Pを用いることが提案されている。このIn0.48Ga
0.52Pには、DXセンタは存在せず、全て浅いドナーであ
るから、前記のような問題は発生しない。
然しながら、In0.48Ga0.52PとGaAsとのエネルギ・バン
ド・ギャップをなだらかに結合するには、InxGa1-xAsyP
1-yをグレーデッド層として介在させ、その組成を変え
ながら成長させることが必要であり、これは大変困難な
ことであって、特に、Ｖ族の制御は難しい。
ド・ギャップをなだらかに結合するには、InxGa1-xAsyP
1-yをグレーデッド層として介在させ、その組成を変え
ながら成長させることが必要であり、これは大変困難な
ことであって、特に、Ｖ族の制御は難しい。
本発明は、キャリア供給層にInGaPを用いながら、GaAs
からなるキャップ層と良好に結合できるようにする。
からなるキャップ層と良好に結合できるようにする。
本発明では、InGaPとGaAsとを結合する為のグレーデッ
ド層としてAlGaAsを用いることが基本になっている。
ド層としてAlGaAsを用いることが基本になっている。
このAlGaAsをグレーデッドにするには、III族元素を変
化させれば良く、その制御は容易である。
化させれば良く、その制御は容易である。
ところで、電子供給層にIn1-yGayＰを用いる場合、格子
整合の関係から、ｙ＝0.52とし、In0.48Ga0.52Ｐが用い
られる。従って、AlxGa1-xAsがグレーデッド層として機
能する為には、In0.48Ga0.52Ｐと接するAlxGa1-xAsに於
ける伝導帯の底がそのIn0.48Ga0.52Ｐに於ける伝導帯の
底と連続的に結ばれなけれなならず、この条件を満足さ
せるのがｘ＝0.30である。
整合の関係から、ｙ＝0.52とし、In0.48Ga0.52Ｐが用い
られる。従って、AlxGa1-xAsがグレーデッド層として機
能する為には、In0.48Ga0.52Ｐと接するAlxGa1-xAsに於
ける伝導帯の底がそのIn0.48Ga0.52Ｐに於ける伝導帯の
底と連続的に結ばれなけれなならず、この条件を満足さ
せるのがｘ＝0.30である。
そこで、本発明の選択ドープ・ヘテロ構造をもつ半導体
装置では、順に積層されたｉ型GaAsチャネル層（例えば
ｉ型GaAsチャネル層５）及びｎ型In0.48Ga0.52Ｐキャリ
ア供給層（例えばｎ型In0.48Ga0.52Ｐキャリア供給層
４′）及びｎ型AlxGa1-xAsグレーデッド層（例えばｎ型
AlxGa1-xAsグレーテッド層３）及びｎ型GaAsキャップ層
（例えばｎ型GaAsキャップ層２）からなる選択ドープ・
ヘテロ構造を備え、前記ｎ型AlxGa1-xAsグレーテッド層
に於ける組成比ｘは前記ｎ型In0.48Ga0.52Ｐキャリヤ供
給層から前記ｎ型GaAsキャップ層に向かって0.30から０
へと連続的に変化するよう構成する。
装置では、順に積層されたｉ型GaAsチャネル層（例えば
ｉ型GaAsチャネル層５）及びｎ型In0.48Ga0.52Ｐキャリ
ア供給層（例えばｎ型In0.48Ga0.52Ｐキャリア供給層
４′）及びｎ型AlxGa1-xAsグレーデッド層（例えばｎ型
AlxGa1-xAsグレーテッド層３）及びｎ型GaAsキャップ層
（例えばｎ型GaAsキャップ層２）からなる選択ドープ・
ヘテロ構造を備え、前記ｎ型AlxGa1-xAsグレーテッド層
に於ける組成比ｘは前記ｎ型In0.48Ga0.52Ｐキャリヤ供
給層から前記ｎ型GaAsキャップ層に向かって0.30から０
へと連続的に変化するよう構成する。
前記手段を採ることに依り、キャリヤ供給層にはDXセン
タに関連する問題は全く発生せず、しかも、キャリヤ供
給層とキャップ層とを結合するグレーデッド層を形成す
る場合の組成制御は極めて容易であり、このグレーデッ
ド層を形成したことに依ってソース抵抗Rsが低減され、
InGaP系を材料としてものでありながら、低雑音化する
ことが可能である。
タに関連する問題は全く発生せず、しかも、キャリヤ供
給層とキャップ層とを結合するグレーデッド層を形成す
る場合の組成制御は極めて容易であり、このグレーデッ
ド層を形成したことに依ってソース抵抗Rsが低減され、
InGaP系を材料としてものでありながら、低雑音化する
ことが可能である。
第１図は本発明一実施例を説明する為のエネルギ・バン
ド・ダイヤグラムを表し、第３図に於いて用いた記号と
同記号は同部分を示すか或いは同じ意味を持つものとす
る。尚、図は第３図と同様に、ソース電極或いはドレイ
ン電極直下に於けるものである。
ド・ダイヤグラムを表し、第３図に於いて用いた記号と
同記号は同部分を示すか或いは同じ意味を持つものとす
る。尚、図は第３図と同様に、ソース電極或いはドレイ
ン電極直下に於けるものである。
図に於いて、４′はIn0.48Ga0.52Ｐ電子供給層を示して
いる。
いる。
本実施例に於ける各部分の主要データを例示すると次の
通りである。
通りである。
（１）ｎ型GaAsキャップ層２について 厚さ:1000〔Å〕 不純物濃度:2×1018〔cm-3〕 （２）ｎ型AlxGa1-xAsグレーデッド層３について 厚さ:300〔Å〕 不純物濃度:2×1017〔cm-3〕 ｘ値:0＜ｘ＜0.3 （３）ｎ型In0.48Ga0.52P電子供給層４′について 厚さ:200〔Å〕 不純物濃度:2×1018〔cm-3〕 （４）ｉ型GaAsチャネル層５について 厚さ:5000〔Å〕 第２図は第１図について説明した実施例のゲート電極直
下に於けるエネルギ・バンド・ダイヤグラムを表し、第
１図に於いて用いた記号と同記号は同部分を示すか或い
は同じ意味を持つものとする。
下に於けるエネルギ・バンド・ダイヤグラムを表し、第
１図に於いて用いた記号と同記号は同部分を示すか或い
は同じ意味を持つものとする。
図に於いて、７はゲート電極、＋印はドナーをそれぞれ
示している。
示している。
本発明においては、グレーデッド層３にもドーピングす
るが、その不純物量は電子供給層４′の約1/10程度であ
り、しかも、第２図に見られるように、ゲート電極７の
直下では、グレーデッド層３に於けるDXセンタがフェル
ミ・レベルEFよりも常に上に在る為、DXセンタにまつわ
る問題は殆ど発生しない。
るが、その不純物量は電子供給層４′の約1/10程度であ
り、しかも、第２図に見られるように、ゲート電極７の
直下では、グレーデッド層３に於けるDXセンタがフェル
ミ・レベルEFよりも常に上に在る為、DXセンタにまつわ
る問題は殆ど発生しない。
第１図に見られる選択ドープ・ヘテロ構造を形成するに
は次のようにする。
は次のようにする。
（１）有機金属化学気相堆積（metalorganic chemical
vapor deposition:MOCVD）法を適用することに依り、ト
リチメチルガリウム（TMG:（CH3)3Ga）及びアルシン（A
sH3）を用い、半絶縁性GaAs基板上にｉ型GaAsチャネル
層５を成長させる。
vapor deposition:MOCVD）法を適用することに依り、ト
リチメチルガリウム（TMG:（CH3)3Ga）及びアルシン（A
sH3）を用い、半絶縁性GaAs基板上にｉ型GaAsチャネル
層５を成長させる。
（２）同じくMOCVD法を適用することに依り、トリメチ
ルインジウム（TMI:（CH3)3In）、TMG、ホスフィン（PH
3）を用い且つドーパントとしてモノシラン（SiH4）を
用いてｎ型In0.48Ga0.52Ｐ電子供給層４′を成長させ
る。
ルインジウム（TMI:（CH3)3In）、TMG、ホスフィン（PH
3）を用い且つドーパントとしてモノシラン（SiH4）を
用いてｎ型In0.48Ga0.52Ｐ電子供給層４′を成長させ
る。
（３）同じくMOCVD法を適用することに依り、トリメチ
ルアルミニウム（TMA:（CH3)3Al）、TMG、PH3を用い且
つドーパントとしてSiH4を用いてｎ型AlxGa1-xAsグレー
デッド層３を成長させる。
ルアルミニウム（TMA:（CH3)3Al）、TMG、PH3を用い且
つドーパントとしてSiH4を用いてｎ型AlxGa1-xAsグレー
デッド層３を成長させる。
この場合、TMA及びTMGの供給をマスフロー・コントロー
ラで制御してｘ値にグレードを付与する。
ラで制御してｘ値にグレードを付与する。
（４）同じくMOCVD法を適用することに依り、TMG、AsH3
を用い且つドーパントとしてSiH4を用いてｎ型GaAsキャ
ップ層２を成長させる。
を用い且つドーパントとしてSiH4を用いてｎ型GaAsキャ
ップ層２を成長させる。
このようにして各半導体層を成長させた後、通常の技術
で電極等を形成して半導体装置を完成する。
で電極等を形成して半導体装置を完成する。
本発明の半導体装置は、順に積層されたｉ型GaAsチャネ
ル層及びIn0.48Ga0.52Ｐキャリア供給層及びｎ型AlxGa
1-xAsグレーデッド層及びｎ型GaAsキャップ層からなる
選択ドープ・ヘテロ構造を備え、前記ｎ型AlxGa1-xAsグ
レーデッド層に於ける組成比ｘは前記ｎ型In0.48Ga0.52
Ｐキャリヤ供給層から前記ｎ型GaAsキャップ層に向かっ
て0.30から０へと連続的に変化するように構成される。
ル層及びIn0.48Ga0.52Ｐキャリア供給層及びｎ型AlxGa
1-xAsグレーデッド層及びｎ型GaAsキャップ層からなる
選択ドープ・ヘテロ構造を備え、前記ｎ型AlxGa1-xAsグ
レーデッド層に於ける組成比ｘは前記ｎ型In0.48Ga0.52
Ｐキャリヤ供給層から前記ｎ型GaAsキャップ層に向かっ
て0.30から０へと連続的に変化するように構成される。
前記構成を採ることに依り、キャリア供給層にはDXセン
タに関連する問題は全く発生せず、しかも、キャリヤ供
給層とキャップ層とを結合するグレーデッド層を形成す
る場合の組成制御は極めて容易であり、このグレーデッ
ト層を形成したことに依ってソース抵抗Rsが低減され、
InGaP系を材料としたものでありながら、低雑音化する
ことが可能である。また、ソース電極或いはドレイン電
極などのオーミック・コンタクトが良好であるのは云う
までもない。
タに関連する問題は全く発生せず、しかも、キャリヤ供
給層とキャップ層とを結合するグレーデッド層を形成す
る場合の組成制御は極めて容易であり、このグレーデッ
ト層を形成したことに依ってソース抵抗Rsが低減され、
InGaP系を材料としたものでありながら、低雑音化する
ことが可能である。また、ソース電極或いはドレイン電
極などのオーミック・コンタクトが良好であるのは云う
までもない。
第１図は本発明一実施例を説明する為のソース或いはド
レイン電極直下のエネルギ・バンド・ダイヤグラム、第
２図は第１図に見られる実施例に於けるゲート電極直下
のエネルギ・バンド・ダイヤグラム、第３図は従来例を
説明する為のソース或いはドレイン電極直下のエネルギ
・バンド・ダイヤグラム、第４図は浅いドナーとDXセン
タとの関係を説明するエネルギ・バンド・ダイヤグラム
をそれぞれ表している。 図に於いて、Ecは伝導帯の底、Evは価電子帯の頂、EFは
フェルミ・レベル、１はソース或いはドレイン電極、２
はｎ型GaAsキャップ層、３はAlxGa1-xAsグレーデッド
層、４はｎ型AlyGa1-yAs電子供給層、５はｉ型GaAsチャ
ネル層、６は二次元電子ガス層、４′はIn0.48Ga0.52Ｐ
電子供給層をそれぞれ示している。
レイン電極直下のエネルギ・バンド・ダイヤグラム、第
２図は第１図に見られる実施例に於けるゲート電極直下
のエネルギ・バンド・ダイヤグラム、第３図は従来例を
説明する為のソース或いはドレイン電極直下のエネルギ
・バンド・ダイヤグラム、第４図は浅いドナーとDXセン
タとの関係を説明するエネルギ・バンド・ダイヤグラム
をそれぞれ表している。 図に於いて、Ecは伝導帯の底、Evは価電子帯の頂、EFは
フェルミ・レベル、１はソース或いはドレイン電極、２
はｎ型GaAsキャップ層、３はAlxGa1-xAsグレーデッド
層、４はｎ型AlyGa1-yAs電子供給層、５はｉ型GaAsチャ
ネル層、６は二次元電子ガス層、４′はIn0.48Ga0.52Ｐ
電子供給層をそれぞれ示している。
Claims (1)
- 【請求項１】順に積層されたｉ型GaAsチャネル層及びｎ
型In0.48Ga0.52Ｐキャリヤ供給層及びｎ型AlxGa1-xAsグ
レーデッド層及びｎ型GaAsキャップ層からなる選択ドー
プ・ヘテロ構造を備え、 前記ｎ型AlxGa1-xAsグレーデッド層に於ける組成比ｘは
前記ｎ型In0.48Ga0.52Ｐキャリヤ供給層から前記ｎ型Ga
Asキャップ層に向かって0.30から０へと連続的に変化す
ること を特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62205135A JPH0787246B2 (ja) | 1987-08-20 | 1987-08-20 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62205135A JPH0787246B2 (ja) | 1987-08-20 | 1987-08-20 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6449276A JPS6449276A (en) | 1989-02-23 |
| JPH0787246B2 true JPH0787246B2 (ja) | 1995-09-20 |
Family
ID=16502002
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62205135A Expired - Fee Related JPH0787246B2 (ja) | 1987-08-20 | 1987-08-20 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0787246B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113549928B (zh) * | 2020-04-23 | 2022-05-10 | 成都飞机工业（集团）有限责任公司 | 一种铝合金管材清洗剂及工艺方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59124771A (ja) * | 1982-12-30 | 1984-07-18 | Fujitsu Ltd | 化合物半導体装置 |
| JPH0732247B2 (ja) * | 1983-10-19 | 1995-04-10 | 富士通株式会社 | 半導体装置 |
-
1987
- 1987-08-20 JP JP62205135A patent/JPH0787246B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6449276A (en) | 1989-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4792832A (en) | Superlattice semiconductor having high carrier density | |
| US6667498B2 (en) | Nitride semiconductor stack and its semiconductor device | |
| US4819036A (en) | Semiconductor device | |
| JP3224437B2 (ja) | Ｉｉｉ−ｖ族化合物半導体装置 | |
| US5682040A (en) | Compound semiconductor device having a reduced resistance | |
| JPH07120790B2 (ja) | 半導体装置 | |
| US5981986A (en) | Semiconductor device having a heterojunction | |
| JPH0787246B2 (ja) | 半導体装置 | |
| KR950014278B1 (ko) | 고속 반도체장치 및 그 제조 방법 | |
| JPH0260225B2 (ja) | ||
| JP2956619B2 (ja) | Ｉｉｉ−ｖ族化合物半導体結晶の成長方法 | |
| JPH04340232A (ja) | ヘテロ接合型半導体装置及びその製造方法 | |
| JP4073555B2 (ja) | 化合物半導体装置及びその製造方法 | |
| JPS6235678A (ja) | ダブル・ヘテロ型電界効果トランジスタ | |
| JP2796113B2 (ja) | 半導体装置 | |
| JP2808671B2 (ja) | 電界効果トランジスタ | |
| JP2001111037A (ja) | 半導体ウェハ及び電界効果トランジスタ | |
| JPH01120013A (ja) | 半導体装置 | |
| JP2800457B2 (ja) | 半導体装置 | |
| JPS6235677A (ja) | 反転型高電子移動度トランジスタ装置 | |
| JPS6012773A (ja) | 半導体素子の製造方法 | |
| JP2703349B2 (ja) | 半導体装置の製造方法 | |
| JP2773338B2 (ja) | 電界効果トランジスタ | |
| JPH01105527A (ja) | 半導体装置 | |
| JP2600755B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |