JPH0787352B2 - 電源投入スイツチ回路 - Google Patents

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、機器の電源投入に用いられるスイツチ回路に
関するものである。

〔従来技術〕

電子計算機等の電源投入スイツチは、パネルに設けた機
械式接点によるスイツチからキーボード等に配置される
半導体スイツチを使用する方式が増加している。しか
し、従来のこの種の半導体スイツチは、その出力がトラ
ンジスタのオープンコレクタであるため、故障等により
出力トランジスタのコレクタ−エミツタ間が短絡した場
合は、予期しないときに無条件で電源が投入されるとい
う欠点があつた。

第１図は、このような従来のスイツチ回路の構成例を示
したもので、１は半導体スイツチ、５は電子装置に電源
を投入するパワーオン・シーケンス回路である。これの
動作は第２図に示す如くであつて、半導体スイツチ１を
オンすることにより、出力トランジスタTRのコレクタ出
力ａの電位が高レベルＨから低レベルＬに変化して、パ
ワーオン指令が発生し、この結果、パワーオン・シーケ
ンス回路５が直ちに動作を開始して電子装置（図示せ
ず）に電源が投入される。その後、半導体スイツチ１は
オフに復旧して、出力トランジスタTRのコレクタ出力ａ
の電位は高レベルに戻るが、パワーオン・シーケンス回
路５はオンし続ける。かゝる構成であるため、半導体ス
イツチ１の故障、特に出力トランジスタTRのコレクタ出
力ａが低レベルになる故障があると、予期しないときに
電源が投入されてしまう。

〔発明の目的〕

本発明の目的は、機器の電源投入を行うスイッチが故障
等によりオン状態になってもパワーオンの起動がなされ
ない、安全性の高い電源投入スイッチ回路を提供するこ
とにある。

〔発明の概要〕

本発明の要点は、例えば第１図のような構成において、
半導体スイツチ１の出力が低レベルになつたことを検出
してプリセツトを行い、次に該半導体スイツチ１の出力
が高レベルに戻つたときに初めてパワーオン・シーケン
ス回路５にオン指令を出すようにした、いわゆるエツジ
トリガー回路を、半導体スイツチとパワーオン・シーケ
ンス回路の間に付加することにより、半導体スイツチ等
の故障で即座に起動がかゝることのない様にしたもので
ある。

〔発明の実施例〕

第３図は本発明の一実施例の構成図を示す。図中、機器
の電源投入用の半導体スイッチ１とパワーオン・シーケ
ンス回路５は第１図と同様である。２はプリセツト回路
であり、通常はオフ状態で、半導体スイツチ１がオンに
なるとオンして、該半導体スイツチ１がオフに戻つても
オンし続ける自己保持回路を有する。３はプリリセツト
回路であり、通常はオン状態で、半導体スイツチ１がオ
ンになるとオフして、該半導体スイツチ１がオフに戻る
とオンに復旧する。４はパワーオン指令回路であり、前
記プリセット回路２とプリリセット回路３が供にオン状
態になるとパワーオン指令を出す回路である。

以下、第３図の動作を第４図に示すタイムチヤートに従
い説明する。半導体スイツチ１がオフである初期の状態
では、その出力トランジスタTRのコレクタ出力ａは高レ
ベルであり、プリセツト回路２のリレーK1もオフであ
る。一方、プリリセツト回路３のリレーK2は抵抗R1を介
して電流が流れオンしている。このときパワーオン指令
回路４におけるリレーK1の接点k1−２はオフ、リレーK2
の接点k2−１はオンで、パワーオン指令が出ない。

次に半導体スイツチ１をオンにすると、その出力ａが低
レベルになり、プリセツト回路２のリレーK1にはダイオ
ードD1を介して電流が流れ、該リレーK1がオンする。リ
レーK1がオンすると、その接点であるk1−１が閉路し、
リレーK1は自己保持状態となる。一方、プリリセツト回
路３では、抵抗R1を介して流れる電流が半導体スイツチ
１の出力トランジスタTRに流れるようになり、リレーK2
はオフとなる。このときパワーオン指令回路４の接点k1
−２はオン、k2−１はオフにそれぞれ反転して、まだパ
ワーオン指令は出ない。

次に半導体スイツチ１がオフに戻ると、プリセツト回路
２のリレーK1は、自己接点k1−１がオンで自己保持状態
のため変化しない。またプリリセツト回路３の抵抗R1を
介して流れる電流は、半導体スイツチ１がオフになつた
ことにより再びリレーK2に流れ、該リレーK2をオンにす
る。この結果、パワーオン指令回路４の接点k1−２とk2
−１の両方の接点が閉路して、パワーオン・シーケンス
回路５にパワーオン指令が出て、図示しない電子装置が
起動される。パワーオフのときは、接点k3−１を開路す
ることにより初期状態に戻る。

このように、第３図の構成によれば、半導体スイツチ１
の故障により、その出力トランジスタTRが低レベルにな
つたとしても、パワーオン起動されることがなくなる。

なお、本発明は図面に示した実施例だけに限定されるも
のではなく、種々の応用が考えられる。例えば、パワー
オン指令回路４を図示のものに代つて、k1−２とk2−１
の接点をブレーク接点を用いて並列に接続ならしめ、両
方の接点が開いたときにパワーオン・シーケンス回路５
が起動するようにしても構わない。

第３図では、プリセツト回路２やプリリセツト回路３に
機械的リレーK1,K2を用いるとしたが、半導体素子で構
成した回路により同様の機能を達成することも可能であ
る。

第５図はプリセツト回路２及びプリリセツト回路３を半
導体素子で構成した本発明の他の実施例を示す。第５図
において、電源Vccが印加されると、抵抗R9、抵抗R8を
介してコンデンサC1が充電される。半導体スイツチ１が
オフの初期状態では、プリセツト回路２はオフで、その
トランジスタQ5はオフである。一方、プリリセツト回路
３は、電源Vccが抵抗R12を介してトランジスタQ6のベー
ス電圧を高レベルにするため、該トランジスタQ6をオン
に反転できる状態にあるが、プリセツト回路２のトラン
ジスタQ5がオフのため、該トランジスタQ6はオンしな
い。この状態で、半導体スイツチ１をオンにすると、ト
ランジスタTRのコレクタ出力ａの電位が高レベルから低
レベルに変化して、プリセツト回路２のトランジスタQ3
がオンとなり、トランジスタQ3のコレクタ出力の電位が
高レベルから低レベルに変化してトランジスタQ4がオン
する。トランジスタQ4のコレクタ、エミツタ間が導通す
ると、トランジスタQ3とトランジスタQ4の相互作用によ
り、両方のトランジスタがオンになりラツチ回路が形成
される。またトランジスタQ3がオンすると、コンデンサ
C1は抵抗R8を介して放電される。コンデンサC1と抵抗R8
の時定数により遅延回路が形成され、トランジスタQ5の
ベース電位は遅延回路分だけ遅れて低レベルになるが、
該遅延回路で遅れている間にトランジスタQ7がいち早く
オンして、トランジスタQ6のベース電位が低レベルなる
ため、トランジスタQ6はオフになる。この結果、パワー
オン・シーケンス回路５はまだオン起動されない。

次に半導体スイツチ１をオフに戻すと、出力トランジス
タTRのコレクタ出力は低レベルから高レベルに変化す
る。ここで、プリセツト回路２は、前記ラツチ回路によ
りオンの状態を保持するが、トランジスタQ7のエミツタ
出力は高レベルになり、トランジスタQ7のコレクタ、エ
ミツタ間は非導通状態になる。これによりトランジスタ
Q6のベース電位が高レベルになり、トランジスタQ6のコ
レクタ、エミツタ間が導通しオンになる。トランジスタ
Q6がオンになると、トランジスタQ5のベース電位はすで
に低レベルになつているので、トランジスタQ5のエミツ
タ、コレクタ間も導通して、トランジスタQ3はすでにオ
ンしているので、トランジスタQ6のコレクタ電位は低レ
ベルになり、パワーオン・シーケンス回路５が起動され
る。

第５図に示すプリセツト回路２は本実施例に示すものに
限定されるものではなく、フリツプフロツプ、サイリス
タ等で構成してもよい。

第６図はプリセツト回路２及びプリリセツト回路３を半
導体素子で構成した本発明の他の実施例であり、第５図
との構成要素の違いは、トランジスタQ5のベースとコレ
クタ出力の駆動にそれぞれ半導体スイツチ１でオンする
ラツチ回路を設けていることである。第６図において、
トランジスタQ8は、トランジスタQ4およびトランジスタ
Q3のコレクタ、エミツタ間が短絡故障したことを検出
し、また、トランジスタQ9も同様にトランジスタQ5のコ
レクタ、エミツタ間が短絡故障したことを検出して、い
ずれの場合も、トランジスタQ6のベースを低レベルにし
て、予期しないときにパワーオン・シーケンス回路５が
駆動されないようにしたものである。

〔発明の効果〕

以上の説明から明らかな如く、本発明によれば、スイッ
チをオンし、その後、オフに戻した時、はじめて電源投
入信号が出るため、短絡等の故障によりスイッチがオン
状態になっても、誤つて機器が動作を開始するというこ
とが防止され、安全性の高いスイツチ回路を提供するこ
とができる。

【図面の簡単な説明】

第１図は従来のスイツチ回路の構成例を示す図、第２図
は第１図の動作を説明するためのタイミング図、第３図
は本発明の一実施例を示す図、第４図は第３図の動作を
説明するためのタイミング図、第５図及び第６図は本発
明の他の実施例を示す図である。 １……半導体スイツチ、２……プリセツト回路、３……
プリリセツト回路、４……パワーオン指令回路、５……
パワーオン・シーケンス回路。

Claims (1)

【特許請求の範囲】
1. 【請求項１】機器の電源投入を行うためのスイッチと、 前記スイッチがオフ状態のときリセット状態にあり、前
   記スイッチがオンするとセットされ、その後、前記スイ
   ッチがオフしてもセット状態を保持し続けるプリセット
   回路と、 前記スイッチがオフ状態のときセット状態にあり、前記
   スイッチがオンするとリセット状態をとり、その後、前
   記スイッチがオフするとセット状態に戻るプリリセット
   回路と、 前記スイッチが一旦オンしてからオフに戻り、前記プリ
   セット回路と前記プリリセット回路が共にセット状態に
   なったとき電源投入信号を出し、機器を始動する指令回
   路と、 からなることを特徴とする電源投入スイッチ回路。