JPH0787537B2 - 映像信号直流安定化回路 - Google Patents

映像信号直流安定化回路

Info

Publication number
JPH0787537B2
JPH0787537B2 JP61053174A JP5317486A JPH0787537B2 JP H0787537 B2 JPH0787537 B2 JP H0787537B2 JP 61053174 A JP61053174 A JP 61053174A JP 5317486 A JP5317486 A JP 5317486A JP H0787537 B2 JPH0787537 B2 JP H0787537B2
Authority
JP
Japan
Prior art keywords
signal
circuit
video signal
pulse
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61053174A
Other languages
English (en)
Other versions
JPS62209976A (ja
Inventor
仁生 田村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP61053174A priority Critical patent/JPH0787537B2/ja
Publication of JPS62209976A publication Critical patent/JPS62209976A/ja
Publication of JPH0787537B2 publication Critical patent/JPH0787537B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Picture Signal Circuits (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はテレビジヨン信号などの映像信号伝送装置にお
いて、映像信号の直流レベルを一定値に安定化させるた
めの映像信号直流安定化回路に関するものである。
〔従来の技術〕
従来の映像信号直流安定化回路の一例を第5図に示し説
明すると、この回路は第5図に示す構成であり、映像信
号の水平同期信号を監視し、水平同期信号レベルを直流
安定化された映像信号が有しているべき一定の直流レベ
ル(以下、クランプレベルと称す)に固定する帰還制御
を行つていた。
すなわち、まず、入力端子101に印加された映像信号は
再生回路102へ供給され、直流安定化された後、出力端
子103より出力されるとともに、同期分離回路104および
A/D変換回路105へそれぞれ供給される。
そして、この同期分離回路104において、映像信号より
水平同期信号が分離され、この水平同期信号に基づき、
水平同期信号に位相同期し、かつ水平同期信号周波数の
時間間隔(以下、H間隔と称す)で発生する繰返しパル
ス(以下、Hパルスと称す)が発生され、Hパルスが比
較回路106へ供給される。また、A/D変換回路105におい
て、映像信号はクロツク端子108より入力されたサンプ
リングクロツクを用い、アナログ/デイジタル変換によ
り9ビツトのデイジタルデータへ変換され、比較回路10
6へ供給される。この比較回路106において、9ビツトの
デイジタルデータ(データ値をAとする)はクランプレ
ベルに相当する基準固定データ(データ値をBとする)
と比較される。この比較データはA>B,A=B,A<Bの3
種類であり、同期分離回路104より供給されるHパルス
により、映像信号の水平同期信号に相当する時点の1サ
ンプルがH間隔で繰返し標本化され、かつ各Hパルス間
は直前に標本化されたサンプル値が保持されて制御信号
発生回路107へ供給される。
つぎに、この制御信号発生回路107において、比較回路1
06より供給された比較データに基づいて制御信号が発生
される。
そして、比較データがA>Bの場合には、水平同期信号
レベルがクランプレベルより高いのであるから、水平同
期信号レベルを低下させる、また、A=Bの場合には、
水平同期信号レベルがクランプレベルと等しいのである
から水平同期信号レベルを保持させる、また、A<Bの
場合には、水平同期信号レベルがクランプレベルより低
いのであるから水平同期信号レベルを上昇させる一定量
の制御信号がH間隔毎にかつH間隔間は変化せずに発生
され、再生回路102へ供給されて、映像信号の直流安定
化が行われる。
〔発明が解決しようとする問題点〕 上述した従来の映像信号直流安定化回路は、映像信号の
水平同期信号レベルとクランプレベルとを比較する際
に、3値の比較データ(A>B,A=B,A<B)のみであ
る。したがつて、比較データ各々に相当する3種類の制
御信号(レベルを低下させる、レベルを保持させる、レ
ベルを上昇させる)しか設定できないため、制御精度が
粗略であるという問題点があり、かつ映像信号の直流レ
ベルの急変に対し制御の追従性が悪いという問題点があ
つた。
また、上記の比較データのうち、1サンプルのみのデー
タしか使用しない故に、映像信号に雑音などが重畳した
場合には比較データへ雑音が重畳し、比較データの値が
誤まる可能性があるため、制御が不安定になるという問
題点があつた。さらに、映像信号の水平同期信号に音声
データを重畳するsound-in-sync方式の映像信号に対し
て、水平同期信号レベルとクランプレベルとの比較デー
タに基づき制御を行つている故に水平同期信号レベルが
一定でないため、直流安定化制御は不可能であつた。
〔問題点を解決するための手段〕
本発明による映像信号直流安定化回路は、制御信号に基
づいて映像信号の任意信号部分の直流レベルを任意信号
部分が有するべき直流レベルへ推移させ、この直流レベ
ルを保持して映像信号の直流レベルの安定化を図る再生
回路と、この再生回路からの映像信号より複合同期信号
と水平同期信号を分離する同期分離回路と、サンプリン
グクロックを用いて再生回路からの映像信号をディジタ
ルの信号データに変換するA/D変換回路と、任意信号部
分の位置を指定するための制御パルスの開始時点と継続
時間を任意に設定できるように、開始時点を決定するパ
ルス幅が任意に設定可能な第1のタイミングパルスと、
このパルス幅で決定される時点から始まり継続時間を決
定するパルス幅が任意に設定可能な第2のタイミングパ
ルスを複合同期信号、水平同期信号から生成し、この第
2のタイミングパルスとサンプリングクロックの論理積
により、パルス中に所定数のサンプリングクロックを有
する制御パルスを発生させる制御パルス発生回路と、任
意信号部分が有するべき直流レベルのディジタル値であ
る基準データを信号データから減算して比較誤差を得る
比較回路と、制御パルス中の所定数のサンプリングクロ
ックを用いて比較誤差を標本化し、得られた所定数の比
較誤差の平均をとる積分回路と、この積分回路から出力
された平均比較誤差を制御信号に変換し再生回路へ出力
するD/A変換回路とを有するものである。
〔作用〕
本発明においては、映像信号の任意信号部分の直流レベ
ルと直流安定化された映像信号が有しているべき上記任
意信号部分の直流レベルとのレベル差である平均比較誤
差を計算し、その平均比較誤差値に応じた制御量の制御
信号を用いて帰還制御を行う。
〔実施例〕 以下、図面に基づき本発明の実施例を詳細に説明する。
第1図は本発明による映像信号直流安定化回路の一実施
例を示すブロツク図である。
図において、1は映像信号21が印加される入力端子、2
はこの入力端子1からの映像信号21を直流安定化する再
生回路、3はこの再生回路2からの直流安定化された映
像信号22が得られるアナログ出力端子である。
4は再生回路2からの映像信号22より複合同期信号23と
水平同期信号を分離する同期分離回路、5は再生回路2
からの映像信号22を9ビツトの信号データ25に変換する
A/D変換回路、6は設定回路、7はこの設定回路6から
の9ビツトの基準データ26とA/D変換回路5よりの9ビ
ツトの信号データ25とを比較する比較回路、8はこの比
較回路7によつて得られた比較誤差27と制御パルス発生
回路9よりの制御パルス列29を入力とし、平均比較誤差
28を得る積分回路、10はこの積分回路8からの平均比較
誤差28を入力とし再生回路2に制御信号30を供給するA/
D変換回路である。
11はクロツク入力端子で、このクロツク入力端子11から
のサンプリングパルス31はD/A変換回路5および制御パ
ルス発生回路9へ供給されるように構成されている。12
はA/D変換回路5よりの9ビツトの信号データ25が得ら
れるデイジタル出力端子である。
つぎにこの第1図に示す実施例の動作を第2図,第3図
および第4図を参照して説明する。
第2図ないし第4図は第1図の制御パルス発生回路9の
動作を示すタイムチヤートで、第2図の(a)は映像信
号(水平同期信号付近)を示したものであり、(b)は
Hパルス、(c)は第1タイミングパルス、(d)は第
2タイミングパルス、(e)はサンプリングクロツク、
(f)は制御クロツクをそれぞれ示したものである。ま
た、第3図の(a)は映像信号を示したものであり、
(b)は複合同期信号、(c)はHパルス、(d)は制
御クロツク列、(e)は制御パルス列をそれぞれ示した
ものである。なお、この第3図において、(イ)は垂直
同期信号区間を示す。また、第4図の(a)はHパルス
を示したものであり、(b)は制御パルス列、(c)は
水平同期信号、(d)は等化パルス、(e)は垂直同期
パルスをそれぞれ示したものである。なお、この第4図
において、(ロ),(ハ)はそれぞれ標本区間を示す。
まず、入力端子1より映像信号21は入力され、再生回路
2へ供給される。そして、この再生回路2において直流
安定化された映像信号22の一方はアナログ出力端子3へ
出力され、他方は同期分離回路4およびA/D変換回路5
へ供給される。
つぎに、同期分離回路4において、再生回路2より供給
された映像信号22より複合同期信号23(水平同期信号,
垂直同期信号および等化パルスにより構成)と、水平同
期信号とが分離され、この水平同期信号より、水平同期
信号に位相同期しかつ水平同期信号周波数の時間間隔
(以下、H間隔と称す)で発生する繰返しパルス24(以
下、Hパルスと称す)が発生され、この複合同期信号23
および繰返しパルス(Hパルス)24は制御パルス発生回
路9へ供給される。
一方、クロツク入力端子11よりサンプリングクロツク31
は入力され、その一方はA/D変換回路5へ供給され、他
方は制御パルス発生回路9へ供給される。
そして、このA/D変換回路5において、再生回路2より
供給された映像信号22は、クロツク入力端子11より入力
されたサンプリングクロツク31を用い、アナログ/デイ
ジタル変換により9ビツトの信号データ25へ変換され、
一方はデイジタル映像信号としてデイジタル出力端子12
へ出力され、他方は比較回路7へ供給される。
一方、設定回路6において、直流安定化された映像信号
が有しているべき一定の直流レベル(以下、クランプレ
ベルと称す)、実際には直流安定化された映像信号の任
意信号部分の直流レベルが、任意の値へ設定され、9ビ
ツトの基準データ26として比較回路7へ供給される。
この比較回路7において、A/D変換回路5より供給され
る9ビツトの信号データ25の値から、設定回路6より供
給される基準データ26の値が減算され、信号データ25と
基準データ26との差は比較誤差27として積分回路8へ供
給される。
つぎに、制御パルス発生回路9において、同期分離回路
4より供給される複合同期信号23およびHパルス24と、
クロツク入力端子11より供給されるサンプリングクロツ
ク31とに基づき、第2図に示すように、映像信号(図2
(a))より分離された水平同期信号に基づき発生され
たHパルス(図2(b))の立上りに同期して立上がり
パルス幅を任意に設定できる第1タイミングパルス(図
2(c))が発生され、この第1タイミングパルスの立
下りに同期して立上がり、パルス幅を任意に設定できる
第2タイミングパルス(図2(d))が発生され、この
第2タイミングパルスとサンプリングクロツク(図2
(e))31との論理積により制御クロツク列(図2
(f))が発生される。そして、更に、第3図に示すよ
うに、映像信号(図3(a))より分離された複合同期
信号(図3(b))と、Hパルス(図3(c))に基づ
く制御クロツク列(図3(d))との論理積により制御
パルス列(図3(e))29が発生される。そして、この
制御パルス列29の各パルスは第2図(c)に示す第1タ
イミングパルスのパルス幅によりパルスの開始時点,ま
た、第2図(d)に示す第2タイミングパルスのパルス
幅よりパルスの継続時間を各々独立にかつ任意に設定可
能である。
したがつて、第2図に示すように、映像信号(図2
(a))のバツクポーチ部にパルス位置が設定され、ま
た、第3図に示すように、垂直同期信号期間(イ)内で
は発生が禁止される。したがつて、第4図に示す位相関
係にあつて映像信号の同一レベルの信号部分を標本化可
能であり、パルスの継続時間とサンプリングクロツク31
とに基づくサンプルクロツク数を有している。そして、
この制御パルス発生回路9からの制御パルス列29は積分
回路8へ供給される。
つぎに、積分回路8において、比較回路7より供給され
た比較誤差27は、制御パルス発生回路9より供給された
制御パルス列29(1パルス中のサンプルクロツク数を所
定数Nとする)により映像信号のバツクポーチ部に相当
するN個の比較誤差が標本化され、さらに、総和され、
N個の比較誤差の総和に1/Nが乗ぜられることによりN
個の比較誤差が平均化された平均比較誤差28が計算さ
れ、制御パルスが供給される毎に上記の計算が行われ、
かつ、制御パルスが供給される間には、値が保持され
て、平均比較誤差28がD/A変換回路10へ供給される。
つぎに、このD/A変換回路10において、積分回路8より
供給される平均比較誤差28がデイジタル/アナログ変換
によりアナログ信号へ変換され、そのアナログ信号が平
均比較誤差28を最小とするような、つまり、平均比較誤
差28が正の値であれば映像信号22の直流レベルがクラン
プレベルより高いことを示しているため、この映像信号
22の直流レベルが平均比較誤差28に相当するアナログ信
号値だけ低下するような、また、平均比較誤差28が負の
値があれば映像信号22の直流レベルがクランプレベルよ
り低いことを示しているため、この映像信号22の直流レ
ベルが平均比較誤差28に相当するアナログ信号値だけ上
昇するような、制御信号30へ変換され、再生回路2へ供
給される。
以上説明した動作が、垂直同期信号期間(第3図(イ)
参照)を除いて、H間隔毎に行われて映像信号22の直流
レベルの安定化を図つている。
〔発明の効果〕
以上説明したように、本発明によれば、映像信号の任意
信号部分の直流レベルと、直流安定化された映像信号が
有しているべき上記任意信号部分の直流レベルとのレベ
ル差である平均比較誤差を計算し、その平均比較誤差値
に応じた制御量の制御信号を用いて、帰還制御を行うよ
うにしたものであるから、制御精度と制御の追従性およ
び応答性が従来のこの種の回路に比して向上し、また、
多数の比較誤差を平均化して制御を行つているため、雑
音などの重畳による影響が軽減されて、制御の安定性を
向上することができるので、実用上の効果は極めて大で
ある。
【図面の簡単な説明】
第1図は本発明による映像信号直流安定化回路の一実施
例を示すブロツク図、第2図と第3図および第4図は第
1図における制御パルス発生回路の動作説明に供するタ
イムチヤート、第5図は従来の映像信号直流安定化回路
の一例を示すブロツク図である。 2……再生回路、4……同期分離回路、5……A/D変換
回路、6……設定回路、7……比較回路、8……積分回
路、9……制御パルス発生回路、10……D/A変換回路。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】テレビジヨン信号などの映像信号伝送装置
    に用いられる、映像信号の直流レベルを一定値に安定化
    させるための映像信号直流安定化回路において、 制御信号に基づいて映像信号の任意信号部分の直流レベ
    ルを前記任意信号部分が有するべき直流レベルへ推移さ
    せ、この直流レベルを保持して映像信号の直流レベルの
    安定化を図る再生回路と、 この再生回路からの映像信号より複合同期信号と水平同
    期信号を分離する同期分離回路と、 サンプリングクロックを用いて前記再生回路からの映像
    信号をディジタルの信号データに変換するA/D変換回路
    と、 前記任意信号部分の位置を指定するための制御パルスの
    開始時点と継続時間を任意に設定できるように、前記開
    始時点を決定するパルス幅が任意に設定可能な第1のタ
    イミングパルスと、このパルス幅で決定される時点から
    始まり前記継続時間を決定するパルス幅が任意に設定可
    能な第2のタイミングパルスを複合同期信号、水平同期
    信号から生成し、この第2のタイミングパルスと前記サ
    ンプリングクロックの論理積により、パルス中に所定数
    のサンプリングクロックを有する前記制御パルスを発生
    させる制御パルス発生回路と、 前記任意信号部分が有するべき直流レベルのディジタル
    値である基準データを前記信号データから減算して比較
    誤差を得る比較回路と、 制御パルス中の所定数のサンプリングクロックを用いて
    前記比較誤差を標本化し、得られた所定数の比較誤差の
    平均をとる積分回路と、 この積分回路から出力された平均比較誤差を制御信号に
    変換し前記再生回路へ出力するD/A変換回路とを有する
    ことを特徴とする映像信号直流安定化回路。
JP61053174A 1986-03-11 1986-03-11 映像信号直流安定化回路 Expired - Lifetime JPH0787537B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61053174A JPH0787537B2 (ja) 1986-03-11 1986-03-11 映像信号直流安定化回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61053174A JPH0787537B2 (ja) 1986-03-11 1986-03-11 映像信号直流安定化回路

Publications (2)

Publication Number Publication Date
JPS62209976A JPS62209976A (ja) 1987-09-16
JPH0787537B2 true JPH0787537B2 (ja) 1995-09-20

Family

ID=12935493

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61053174A Expired - Lifetime JPH0787537B2 (ja) 1986-03-11 1986-03-11 映像信号直流安定化回路

Country Status (1)

Country Link
JP (1) JPH0787537B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01221990A (ja) * 1988-02-29 1989-09-05 Nec Corp テレビジョン信号同期処理方式
US5325187A (en) * 1988-04-27 1994-06-28 Canon Kabushiki Kaisha Image processing apparatus with back porch period sampling and clamping
JPH0327678A (ja) * 1989-06-23 1991-02-06 Mitsubishi Electric Corp クランプ回路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56169478A (en) * 1980-05-31 1981-12-26 Toshiba Corp Clamp circuit
JPS60223269A (ja) * 1985-04-01 1985-11-07 Hitachi Ltd 直流再生回路

Also Published As

Publication number Publication date
JPS62209976A (ja) 1987-09-16

Similar Documents

Publication Publication Date Title
JPH02276371A (ja) 映像信号のクランプ回路
JPS62140587A (ja) 映像信号再生装置
JPH0591522A (ja) デイジタル発振器及びこれを用いた色副搬送波再生回路
JPH0787537B2 (ja) 映像信号直流安定化回路
US4677459A (en) Reference signal generator
JPH0421392B2 (ja)
JPS647556B2 (ja)
KR0138345B1 (ko) 디지탈 자동주파수조정(afc) 방법 및 장치
JPS6379477A (ja) 映像信号直流安定化方式
JPH0141063B2 (ja)
JPS62122379A (ja) 映像信号直流再生回路
JPS5837165Y2 (ja) 同期信号処理装置
JP2855765B2 (ja) 映像信号処理回路
JP2508863B2 (ja) ペデスタルクランプ回路
JP2573213B2 (ja) 水平同期信号再生回路
JP2548312B2 (ja) 時間軸補正装置
JPH0382291A (ja) 位相同期装置
JPH09215005A (ja) 標本化信号処理装置
JPH0580877B2 (ja)
JPS58114587A (ja) バ−ストロツク基準信号発生回路
JPH0813121B2 (ja) 時間軸誤差補正装置
JPH08223545A (ja) クロック再生回路、文字放送デコード装置及び受信装置
JPH08265798A (ja) タイムベースコレクタ回路
JPH0568265A (ja) 時間軸誤差補正装置
JPH04328978A (ja) 時間軸補正装置