JPH0787703B2 - インバータの出力電圧検出回路 - Google Patents
インバータの出力電圧検出回路Info
- Publication number
- JPH0787703B2 JPH0787703B2 JP63086003A JP8600388A JPH0787703B2 JP H0787703 B2 JPH0787703 B2 JP H0787703B2 JP 63086003 A JP63086003 A JP 63086003A JP 8600388 A JP8600388 A JP 8600388A JP H0787703 B2 JPH0787703 B2 JP H0787703B2
- Authority
- JP
- Japan
- Prior art keywords
- inverter
- phase
- voltage
- power supply
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Control Of Ac Motors In General (AREA)
- Inverter Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、インバータの出力電圧検出回路に関するも
ので、特にインバータの上下アーム短絡防止時間補正回
路に与えるための相電圧検出回路に関するものである。
ので、特にインバータの上下アーム短絡防止時間補正回
路に与えるための相電圧検出回路に関するものである。
第６図は、誘電機、同期機等モータを駆動するための上
下アーム短絡防止時間（以下、TDと称す）補正回路を備
えたパルス幅変調（以下、PWMと称す）インバータの構
成図を示し、図中、インバータは、トランジスタでなる
出力素子（1U+），（1U-），（1V+），（1V-），（1
W+），（1W-），これに並列接続された逆方向ダイオー
ド（2U+），（2U-），（2V+），（2V-），（2W+），（2
W-），及びベースアンプ（3U+），（3U-），（3V+），
（3V-），（3W+），（3W-）を備えてなり、上記出力素
子をオンオフすることによってモータ（４）に与える電
圧及び周波数を制御するようになっている。
下アーム短絡防止時間（以下、TDと称す）補正回路を備
えたパルス幅変調（以下、PWMと称す）インバータの構
成図を示し、図中、インバータは、トランジスタでなる
出力素子（1U+），（1U-），（1V+），（1V-），（1
W+），（1W-），これに並列接続された逆方向ダイオー
ド（2U+），（2U-），（2V+），（2V-），（2W+），（2
W-），及びベースアンプ（3U+），（3U-），（3V+），
（3V-），（3W+），（3W-）を備えてなり、上記出力素
子をオンオフすることによってモータ（４）に与える電
圧及び周波数を制御するようになっている。
しかして、（5U），（5V），（5W）はU,V及びＷ相の各
相出力電圧を検出するＵ相、Ｖ相及びＷ相電圧検出回
路、（６）は上記各相電圧検出回路（5U），（5V），
（5W）からの検出信号とPWM発生回路（７）からのパタ
ーン信号とに基づいて上記各ベースアンプ（3U+），（3
U-），（3V+），（3V-），（3W+），（3W-）に制御信号
U+,U-,V+,V-,W+,W-を送出するTD補正回路である。
相出力電圧を検出するＵ相、Ｖ相及びＷ相電圧検出回
路、（６）は上記各相電圧検出回路（5U），（5V），
（5W）からの検出信号とPWM発生回路（７）からのパタ
ーン信号とに基づいて上記各ベースアンプ（3U+），（3
U-），（3V+），（3V-），（3W+），（3W-）に制御信号
U+,U-,V+,V-,W+,W-を送出するTD補正回路である。
なお、VDCは直流電流を示す。
上記構成においては、出力端子（1U+），（1U-），（1V
+），（1V-），（1W+），（1W-）をオンオフ制御するこ
とによりモータ（４）に可変電圧可変周波数制御した電
源電圧を供給することができる。
+），（1V-），（1W+），（1W-）をオンオフ制御するこ
とによりモータ（４）に可変電圧可変周波数制御した電
源電圧を供給することができる。
しかるに、ここで、例えば出力素子（1U+），（1U-）を
交互にオンオフするのだが、同時にオンすると上下短絡
を起こし素子を破壊するので出力素子（1U+），（1U-）
のオン期間には若干の上下アーム短絡防止時間TDをとる
必要がある。
交互にオンオフするのだが、同時にオンすると上下短絡
を起こし素子を破壊するので出力素子（1U+），（1U-）
のオン期間には若干の上下アーム短絡防止時間TDをとる
必要がある。
しかしながら、TD期間には出力素子の上下アームともオ
フするので、モータ（４）の端子U,V,Wはオープン状態
になるため、この期間はモータの端子電圧が制御不能と
なってしまう。
フするので、モータ（４）の端子U,V,Wはオープン状態
になるため、この期間はモータの端子電圧が制御不能と
なってしまう。
その結果、モータ（４）に不安定現像を生じたり、トル
クリップル等の悪影響を生じる。
クリップル等の悪影響を生じる。
そこで従来から行なわれている手法として、各相電圧検
出回路（5U），（5V），（5W）によりTD期間のU,V,Wの
各相電圧を検出し、この検出結果とPWMパターン作成回
路（７）から出力される所要のPWMパターンとをつき合
わせ、TD補正回路（６）でTDの無駄時間と補正したパタ
ーンを作成し、その結果のパターンを各出力素子のベー
スアンプ（3U+），（3U-），（3V+），（3V-），（3
W+），（3W-）への制御信号U+,U-,V+,V-,W+,W-とする方
法がとられていて、これによってTDによる悪影響は除去
される。
出回路（5U），（5V），（5W）によりTD期間のU,V,Wの
各相電圧を検出し、この検出結果とPWMパターン作成回
路（７）から出力される所要のPWMパターンとをつき合
わせ、TD補正回路（６）でTDの無駄時間と補正したパタ
ーンを作成し、その結果のパターンを各出力素子のベー
スアンプ（3U+），（3U-），（3V+），（3V-），（3
W+），（3W-）への制御信号U+,U-,V+,V-,W+,W-とする方
法がとられていて、これによってTDによる悪影響は除去
される。
第７図（ａ）は従来用いられている相電圧検出回路の一
例を示すもので、図中、Ｕ相電圧検出回路（5U）は、イ
ンバータの主回路素子の出力端に、抵抗Ｒ、ホトカプラ
PCを直列接続すると共に、制御電圧dcを備えてなり、Ｕ
相出力電圧が主回路母線電圧に対してプラスまたはマイ
ナスのいずれかの電位にあるのかを検出しその信号を電
気的に絶縁してTD補正回路（６）に伝達するようになさ
れている。
例を示すもので、図中、Ｕ相電圧検出回路（5U）は、イ
ンバータの主回路素子の出力端に、抵抗Ｒ、ホトカプラ
PCを直列接続すると共に、制御電圧dcを備えてなり、Ｕ
相出力電圧が主回路母線電圧に対してプラスまたはマイ
ナスのいずれかの電位にあるのかを検出しその信号を電
気的に絶縁してTD補正回路（６）に伝達するようになさ
れている。
しかして、例えば、モータ入力端ＵがＨ（ハイ）のとき
は抵抗Ｒを通してホトカプラPCの入力に電流が流れホト
カプラはオンする。そして、今TDの期間は出力素子（1U
+），（1U-）共オフなので、そのときのモータ電流の向
きによって逆方向ダイオード（2U+）又は（2U-）がオン
し、もしモータ電流が第７図（ｂ）の向きであれば逆方
向ダイオード（2U+）がオンし、出力端ＵはＨとなるよ
うになっている。
は抵抗Ｒを通してホトカプラPCの入力に電流が流れホト
カプラはオンする。そして、今TDの期間は出力素子（1U
+），（1U-）共オフなので、そのときのモータ電流の向
きによって逆方向ダイオード（2U+）又は（2U-）がオン
し、もしモータ電流が第７図（ｂ）の向きであれば逆方
向ダイオード（2U+）がオンし、出力端ＵはＨとなるよ
うになっている。
従来の回路は以上のように構成されていたので、抵抗Ｒ
の消費電力が大きくなり、又、大きなワット数の抵抗が
必要になるという欠点があった。
の消費電力が大きくなり、又、大きなワット数の抵抗が
必要になるという欠点があった。
すなわち、出力素子（1U+），（1U-）のデューティーが
50％として、抵抗Ｒの消費電力Ｗは となる。
50％として、抵抗Ｒの消費電力Ｗは となる。
例えば、AC200V系のインバータの場合、VDCは通常280
〔ｖ〕で、ホトカプラPCに例えば20mA流すとすると、 が必要となる。
〔ｖ〕で、ホトカプラPCに例えば20mA流すとすると、 が必要となる。
このとき、 となり、非常に大きい。VDCはモータ回生時400Vまで上
昇する可能性があるので、このとき となる。
昇する可能性があるので、このとき となる。
通常は余裕をみて消費電力の４倍程度のＷ数の抵抗をつ
ける必要があるので、抵抗ＲのＷ数は１相当たり5.7×
４＝22.8〔Ｗ〕となり、莫大なものとなる。
ける必要があるので、抵抗ＲのＷ数は１相当たり5.7×
４＝22.8〔Ｗ〕となり、莫大なものとなる。
ホトカプラPCの入力電流を小さすればよいのだが、高速
ホトカプラで値段の安いものはホトカプラのCTR（電流
伝達比）が小さいため、それができない。また、入力電
流が小さくTD時間が非常に短かい高速ホトカプラもある
が値段が高く、またノイズにも弱くなる。
ホトカプラで値段の安いものはホトカプラのCTR（電流
伝達比）が小さいため、それができない。また、入力電
流が小さくTD時間が非常に短かい高速ホトカプラもある
が値段が高く、またノイズにも弱くなる。
この発明は上記のような問題点を解消するためになされ
たもので、抵抗の消費電力が少なく、かつVDCの変動及
びノイズに強い出力電圧検出回路を得ることを目的とす
るものである。
たもので、抵抗の消費電力が少なく、かつVDCの変動及
びノイズに強い出力電圧検出回路を得ることを目的とす
るものである。
この発明に係るインバータの出力電圧検出回路は、イン
バータ主回路素子の各相出力端に、抵抗と逆阻止ダイオ
ード及び絶縁伝達手段を直列接続すると共に、この直列
接続体の電圧源として少なくとも上記インバータの直流
電流の一端に接続された各相に共用な共通電源を備え、
各相毎に上記絶縁伝達手段より電圧信号を得るようにし
たものである。
バータ主回路素子の各相出力端に、抵抗と逆阻止ダイオ
ード及び絶縁伝達手段を直列接続すると共に、この直列
接続体の電圧源として少なくとも上記インバータの直流
電流の一端に接続された各相に共用な共通電源を備え、
各相毎に上記絶縁伝達手段より電圧信号を得るようにし
たものである。
また、他の発明に係るインバータの出力電圧検出回路
は、インバータ主回路素子の各相出力端に、抵抗と逆阻
止ダイオード及び絶縁伝達手段を直接接続すると共に、
この直列接続体の電圧源として少なくとも上記インバー
タの直流電源の一端に接続され、各相に共通で、かつ上
記インバータを構成する各下アームのトランジスタのベ
ースアンプ電源に共用な共通電源を備え、各相毎に上記
絶縁伝達手段より電圧信号を得るようにしたものであ
る。
は、インバータ主回路素子の各相出力端に、抵抗と逆阻
止ダイオード及び絶縁伝達手段を直接接続すると共に、
この直列接続体の電圧源として少なくとも上記インバー
タの直流電源の一端に接続され、各相に共通で、かつ上
記インバータを構成する各下アームのトランジスタのベ
ースアンプ電源に共用な共通電源を備え、各相毎に上記
絶縁伝達手段より電圧信号を得るようにしたものであ
る。
この発明のインバータの出力電圧検出回路においては、
絶縁伝達手段による電圧信号の出力時、電圧源からの電
流は絶縁伝達手段、逆阻止ダイオード及び抵抗を介して
出力素子の逆方向ダイオードに流れ、上記抵抗での消費
電力は少なく、かつ直流電源VDCの変動に強いものとな
り、また、上記電圧源として少なくとも上記インバータ
の直流電源の一端に接続された各相に共用な共通電源を
備えることにより、検出すべき端子が３端子あるにもか
かわらず各相毎に備えることなく単一の電圧源で共用で
きると共に、インバータの運転モードに基づき各相絶縁
伝達手段の出力から判断することで、共通電源の電源異
常、インバータ主回路素子の遮断等の異常を速やかに検
出できる。
絶縁伝達手段による電圧信号の出力時、電圧源からの電
流は絶縁伝達手段、逆阻止ダイオード及び抵抗を介して
出力素子の逆方向ダイオードに流れ、上記抵抗での消費
電力は少なく、かつ直流電源VDCの変動に強いものとな
り、また、上記電圧源として少なくとも上記インバータ
の直流電源の一端に接続された各相に共用な共通電源を
備えることにより、検出すべき端子が３端子あるにもか
かわらず各相毎に備えることなく単一の電圧源で共用で
きると共に、インバータの運転モードに基づき各相絶縁
伝達手段の出力から判断することで、共通電源の電源異
常、インバータ主回路素子の遮断等の異常を速やかに検
出できる。
また、他の発明に係るインバータの出力電圧検出回路に
おいては、直列接続体の電圧源として各相に共用な共通
電源をインバータを構成する各下アームのトランジスタ
のベースアンプ電源に共用な共通電源とすることによ
り、各下アームのトランジスタ毎にベースアンプ電源を
備える必要がなく、Ｕ、Ｖ、Ｗ相共に共用化できると共
に、インバータの運転モードに基づき絶縁伝達手段の出
力から判断することで、電源異常、インバータ主回路素
子の遮断等の異常を速やかに検出でき、特に、ベースア
ンプ電源の異常低下時に下アームのトランジスタが破壊
されるのを防止できる。
おいては、直列接続体の電圧源として各相に共用な共通
電源をインバータを構成する各下アームのトランジスタ
のベースアンプ電源に共用な共通電源とすることによ
り、各下アームのトランジスタ毎にベースアンプ電源を
備える必要がなく、Ｕ、Ｖ、Ｗ相共に共用化できると共
に、インバータの運転モードに基づき絶縁伝達手段の出
力から判断することで、電源異常、インバータ主回路素
子の遮断等の異常を速やかに検出でき、特に、ベースア
ンプ電源の異常低下時に下アームのトランジスタが破壊
されるのを防止できる。
以下、この発明の前提技術を図に基づいて説明する。
第１図（ａ），（ｂ）は第７図（ａ），（ｂ）に対応し
て示す実施例で同一符号は同一部分を示している。この
第１図（ａ），（ｂ）において、出力電圧検出回路とし
てのＵ相電圧検出回路（5U）は、インバータの主回路素
子の出力端Ｕに、抵抗Ｒと逆阻止ダイオードRDと絶縁伝
達手段としてのホトカプラPC及び電圧源V5Uを直列接続
し、上記ホトカプラPCより電圧信号を得るようになって
いる。なお、Ｅは直流電源を示す。
て示す実施例で同一符号は同一部分を示している。この
第１図（ａ），（ｂ）において、出力電圧検出回路とし
てのＵ相電圧検出回路（5U）は、インバータの主回路素
子の出力端Ｕに、抵抗Ｒと逆阻止ダイオードRDと絶縁伝
達手段としてのホトカプラPC及び電圧源V5Uを直列接続
し、上記ホトカプラPCより電圧信号を得るようになって
いる。なお、Ｅは直流電源を示す。
上記構成において、出力端ＵがＬ（ロー）のとき、すな
わち出力素子（1U-）がオンか、逆方向ダイオード（2
U-）がオンのとき、電圧源V5UによりホトカプラPCには
逆阻止ダイオードRD、抵抗Ｒを通して電流が流れ、ホト
カプラPCはオンする。
わち出力素子（1U-）がオンか、逆方向ダイオード（2
U-）がオンのとき、電圧源V5UによりホトカプラPCには
逆阻止ダイオードRD、抵抗Ｒを通して電流が流れ、ホト
カプラPCはオンする。
他方、出力端ＵがＨ（ハイ）のときは、逆阻止ダイオー
ドRDによって阻止されるので、ホトカプラPCには電流は
流れない。電圧源V5Uの電圧は出力素子（1U-）の飽和電
圧に比べ多少大きな電圧をとればよいので、出力素子
（1U-）のベースアンプ（3U-）のベースアンプ電源を共
用できる。例えばV5U＝8V、出力素子（1U-）の飽和電圧
を1vとし、ホトカプラPCの入力電圧を1.5V、逆阻止ダイ
オードRDのダイオードドロップを1.5Vとして、20mA流す
とすると、 となる。
ドRDによって阻止されるので、ホトカプラPCには電流は
流れない。電圧源V5Uの電圧は出力素子（1U-）の飽和電
圧に比べ多少大きな電圧をとればよいので、出力素子
（1U-）のベースアンプ（3U-）のベースアンプ電源を共
用できる。例えばV5U＝8V、出力素子（1U-）の飽和電圧
を1vとし、ホトカプラPCの入力電圧を1.5V、逆阻止ダイ
オードRDのダイオードドロップを1.5Vとして、20mA流す
とすると、 となる。
このときのＲのＷ数Ｗはデューティーを1/2として となる。（VRは出力端ＵがＬのときのＲの両端の電圧） この値は従来回路におけるＷ＝5.7〔Ｗ〕に比べて実に
0.7％となる。またホトカプラの入力電流や抵抗の消費
電力はVDCの値にも依らない。
0.7％となる。またホトカプラの入力電流や抵抗の消費
電力はVDCの値にも依らない。
また、電圧源V5Uは前述した通りベースアンプ（3U-）の
電源を共用すれば新たに設ける必要はない。
電源を共用すれば新たに設ける必要はない。
なお、TD期間の際出力端ＵがＬ（ロー）で、かつ出力素
子（1U-）の逆方向ダイオード（2U-）がオンのとき、電
圧源V5Uからの電流は逆方向ダイオード（2U-）に阻止さ
れるように思えるが、通常、モータ電流、すなわち逆方
向ダイオード（2U-）に流れる電流は数アンペア以上で
ホトカプラ電流mA程度に比べ十分大きいので出力端Ｕが
Ｌ（ロー）で、かつ出力素子（2U-）の逆方向ダイオー
ドがオン（出力素子（1U-）はオフしている）のときで
もＵがＬ（ロー）である限りホトカプラPCには十分電流
が流れる（第１図（ｂ）参照）。
子（1U-）の逆方向ダイオード（2U-）がオンのとき、電
圧源V5Uからの電流は逆方向ダイオード（2U-）に阻止さ
れるように思えるが、通常、モータ電流、すなわち逆方
向ダイオード（2U-）に流れる電流は数アンペア以上で
ホトカプラ電流mA程度に比べ十分大きいので出力端Ｕが
Ｌ（ロー）で、かつ出力素子（2U-）の逆方向ダイオー
ドがオン（出力素子（1U-）はオフしている）のときで
もＵがＬ（ロー）である限りホトカプラPCには十分電流
が流れる（第１図（ｂ）参照）。
なお、第２図は絶縁伝達手段としてホトカプラの代わり
にパルストランスＴを用いた回路で、この実施例におい
ても上記実施例と同様な効果を期待できる。
にパルストランスＴを用いた回路で、この実施例におい
ても上記実施例と同様な効果を期待できる。
また、第３図は第１図（ａ）の電圧源V5Uに、共通電源V
Oを用いた回路で、このようにすれば、電圧源V5Uに特別
な電源は必要なくインバータを構成する各下アーム側の
トランジスタのベースアンプ電源と共用して各下アーム
のトランジスタ毎にベースアンプ電源を備える必要がな
く、Ｕ、Ｖ、Ｗ相共に共用化できると共に、共通電源VO
のマイナス側はＮ母線と接続されているため検出すべく
出力が３端子あるにもかかわらずVOの単一電圧源で共用
できる。
Oを用いた回路で、このようにすれば、電圧源V5Uに特別
な電源は必要なくインバータを構成する各下アーム側の
トランジスタのベースアンプ電源と共用して各下アーム
のトランジスタ毎にベースアンプ電源を備える必要がな
く、Ｕ、Ｖ、Ｗ相共に共用化できると共に、共通電源VO
のマイナス側はＮ母線と接続されているため検出すべく
出力が３端子あるにもかかわらずVOの単一電圧源で共用
できる。
原理的には、上述した通りで例えばＵ端子がＬ（ロー）
に下がってＮ母線の電位に近くなると、共通電源のプラ
ス端からインバータの各出力端に向かって電流がそれぞ
れホトカプラPCの発光ダイオード、逆阻止ダイオードRD
及び抵抗Ｒを順次介して流れ、Ｕ相対応のホトカプラが
オンしＵ相がＬ（ロー）であることが検出される。
に下がってＮ母線の電位に近くなると、共通電源のプラ
ス端からインバータの各出力端に向かって電流がそれぞ
れホトカプラPCの発光ダイオード、逆阻止ダイオードRD
及び抵抗Ｒを順次介して流れ、Ｕ相対応のホトカプラが
オンしＵ相がＬ（ロー）であることが検出される。
また、インバータ運転する場合、TD補正を行う通常の運
転時には、各相出力端が同時にＨ（ハイ）となることは
ない。つまり、各相のホトカプラPCが同時にオフにはな
い得ない。よって、例えばもし、共通電源VOが異常で低
下したとき、各相のホトカプラPCが同時にオフするが、
TD補正回路６により各相のホトカプラPCの出力の論理積
を得ることで、共通電源VOの異常低下を即座に判断で
き、インバータの運転モードに基づきホトカプラPCの出
力から判断することで、共通電源VOの電源異常、トラン
ジスタのベース遮断等の異常を速やかに検出でき、ま
た、例えば共通電源VOの電源低下時に、ベースアンプ電
源が低下することによりトランジスタへのベース駆動電
流が不足し、その状態で駆動すると、トランジスタは能
動状態を継続することによって過熱し破壊に至ることに
なるが、インバータの運転モードに基づきホトカプラPC
の出力から判断することでトランジスタを破壊から守る
ことができる。
転時には、各相出力端が同時にＨ（ハイ）となることは
ない。つまり、各相のホトカプラPCが同時にオフにはな
い得ない。よって、例えばもし、共通電源VOが異常で低
下したとき、各相のホトカプラPCが同時にオフするが、
TD補正回路６により各相のホトカプラPCの出力の論理積
を得ることで、共通電源VOの異常低下を即座に判断で
き、インバータの運転モードに基づきホトカプラPCの出
力から判断することで、共通電源VOの電源異常、トラン
ジスタのベース遮断等の異常を速やかに検出でき、ま
た、例えば共通電源VOの電源低下時に、ベースアンプ電
源が低下することによりトランジスタへのベース駆動電
流が不足し、その状態で駆動すると、トランジスタは能
動状態を継続することによって過熱し破壊に至ることに
なるが、インバータの運転モードに基づきホトカプラPC
の出力から判断することでトランジスタを破壊から守る
ことができる。
さらに、第４図は共通電源VOのプラス端をＰ母線に接続
しＵ、Ｖ、ＷがＨ（ハイ）になると、それぞれインバー
タの各出力端から共通電源のマイナス端に電流が流れる
向きに各ホトカプラPCの発光ダイオード、逆阻止ダイオ
ードRD及び抵抗Ｒを介して電流が流れるように構成した
もので、原理は第３図と同様である。さらにまた、第５
図は第３図、第４図における共通電源VOを、直流母線電
圧をコンデンサC1、C2で分圧して作成した場合である。
このようにすれば別電源VOは不要となるメリットがあ
る。
しＵ、Ｖ、ＷがＨ（ハイ）になると、それぞれインバー
タの各出力端から共通電源のマイナス端に電流が流れる
向きに各ホトカプラPCの発光ダイオード、逆阻止ダイオ
ードRD及び抵抗Ｒを介して電流が流れるように構成した
もので、原理は第３図と同様である。さらにまた、第５
図は第３図、第４図における共通電源VOを、直流母線電
圧をコンデンサC1、C2で分圧して作成した場合である。
このようにすれば別電源VOは不要となるメリットがあ
る。
〔発明の効果〕 以上のように、この発明によれば、インバータ主回路素
子の各相出力端に、抵抗と逆阻止ダイオード及び絶縁伝
達手段を直列接続すると共に、この直列接続体の電圧源
として少なくとも上記インバータの直流電源の一端に接
続された各相に共用な共通電源を備え、各相毎に上記絶
縁伝達手段より電圧信号を得るようにしたので、抵抗の
発熱が少なく、かつ直流母線電圧の変動に特性（抵抗の
発熱及び絶縁伝達手段の入力電流等）が依存しなくノイ
ズに強い出力電圧検出回路が得られると共に、上記電圧
源として少なくとも上記インバータの直流電源の一端に
接続された各相に共用な共通電源を備えることにより、
検出すべき端子が各相の端子分あるにもかかわらず各相
毎に備えることなく単一の電圧源で共用でき、インバー
タの運転モードに基づき各相絶縁伝達手段の出力から判
断することで、共通電源の電源異常、インバータ主回路
素子の遮断等の異常を速やかに検出できるという効果が
ある。
子の各相出力端に、抵抗と逆阻止ダイオード及び絶縁伝
達手段を直列接続すると共に、この直列接続体の電圧源
として少なくとも上記インバータの直流電源の一端に接
続された各相に共用な共通電源を備え、各相毎に上記絶
縁伝達手段より電圧信号を得るようにしたので、抵抗の
発熱が少なく、かつ直流母線電圧の変動に特性（抵抗の
発熱及び絶縁伝達手段の入力電流等）が依存しなくノイ
ズに強い出力電圧検出回路が得られると共に、上記電圧
源として少なくとも上記インバータの直流電源の一端に
接続された各相に共用な共通電源を備えることにより、
検出すべき端子が各相の端子分あるにもかかわらず各相
毎に備えることなく単一の電圧源で共用でき、インバー
タの運転モードに基づき各相絶縁伝達手段の出力から判
断することで、共通電源の電源異常、インバータ主回路
素子の遮断等の異常を速やかに検出できるという効果が
ある。
また、他の発明に係るインバータの出力電圧検出回路に
おいては、直列接続体の電圧源として各相に共用な共通
電源をインバータを構成する各下アームのトランジスタ
のベースアンプ電源に共用な共通電源とすることによ
り、各下アームのトランジスタ毎にベースアンプ電源を
備える必要がなく、Ｕ、Ｖ、Ｗ相共に共用化できると共
に、インバータの運転モードに基づき絶縁伝達手段の出
力から判断することで、電源異常、インバータ主回路素
子の遮断等の異常を速やかに検出でき、特に、ベースア
ンプ電源の異常低下時に下アームのトランジスタが破壊
されるのを防止できるという効果がある。
おいては、直列接続体の電圧源として各相に共用な共通
電源をインバータを構成する各下アームのトランジスタ
のベースアンプ電源に共用な共通電源とすることによ
り、各下アームのトランジスタ毎にベースアンプ電源を
備える必要がなく、Ｕ、Ｖ、Ｗ相共に共用化できると共
に、インバータの運転モードに基づき絶縁伝達手段の出
力から判断することで、電源異常、インバータ主回路素
子の遮断等の異常を速やかに検出でき、特に、ベースア
ンプ電源の異常低下時に下アームのトランジスタが破壊
されるのを防止できるという効果がある。
第１図（ａ），（ｂ）はこの発明の前提技術を説明する
構成図と説明図、第２図ないし第５図はそれぞれの実施
例を示す構成図、第６図はTD補正回路を有するPWMイン
バータの構成図、第７図（ａ），（ｂ）は第１図
（ａ），（ｂ）に対応る従来例の構成図と説明図でな
る。 図中、（1U+），（1U-），（1V+），（1V-），（1
W+），（1W-），はインバータを構成する出力素子、Ｕ
は出力端、（5U）はＵ相電圧検出回路、Ｒは抵抗、RDは
逆阻止ダイオード、PCはホトカプラ、V5Uは電圧源、Ｔ
はパルストランス。 なお、各図中、同一符号は同一又は相当部分を示す。
構成図と説明図、第２図ないし第５図はそれぞれの実施
例を示す構成図、第６図はTD補正回路を有するPWMイン
バータの構成図、第７図（ａ），（ｂ）は第１図
（ａ），（ｂ）に対応る従来例の構成図と説明図でな
る。 図中、（1U+），（1U-），（1V+），（1V-），（1
W+），（1W-），はインバータを構成する出力素子、Ｕ
は出力端、（5U）はＵ相電圧検出回路、Ｒは抵抗、RDは
逆阻止ダイオード、PCはホトカプラ、V5Uは電圧源、Ｔ
はパルストランス。 なお、各図中、同一符号は同一又は相当部分を示す。
Claims (2)
- 【請求項１】インバータの各相出力電圧が主回路母線電
圧の中性点に対して、プラスまたはマイナスのいずれか
の電位にあるのかを検出し、その信号を電気的に絶縁し
て伝達するインバータの出力電圧検出回路において、イ
ンバータ主回路素子の各相出力端に、抵抗と逆阻止ダイ
オード及び絶縁伝達手段を直列接続すると共に、この直
列接続体の電圧源として少なくとも上記インバータの直
流電源の一端に接続された各相に共用な共通電源を備
え、各相毎に上記絶縁伝達手段より電圧信号を得ること
を特徴とするインバータの出力電圧検出回路。 - 【請求項２】インバータの各相出力電圧が主回路母線電
圧の中性点に対して、プラスまたはマイナスのいずれか
の電位にあるのかを検出し、その信号を電気的に絶縁し
て伝達するインバータの出力電圧検出回路において、イ
ンバータ主回路素子の各相出力端に、抵抗と逆阻止ダイ
オード及び絶縁伝達手段を直列接続すると共に、この直
列接続体の電圧源として少なくとも上記インバータの直
流電源の一端に接続され、各相に共通で、かつ上記イン
バータを構成する各下アームのトランジスタのベースア
ンプ電源に共用な共通電源を備え、各相毎に上記絶縁伝
達手段より電圧信号を得ることを特徴とするインバータ
の出力電圧検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63086003A JPH0787703B2 (ja) | 1987-07-14 | 1988-04-07 | インバータの出力電圧検出回路 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62-175084 | 1987-07-14 | ||
| JP17508487 | 1987-07-14 | ||
| JP63086003A JPH0787703B2 (ja) | 1987-07-14 | 1988-04-07 | インバータの出力電圧検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02142361A JPH02142361A (ja) | 1990-05-31 |
| JPH0787703B2 true JPH0787703B2 (ja) | 1995-09-20 |
Family
ID=26427089
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63086003A Expired - Lifetime JPH0787703B2 (ja) | 1987-07-14 | 1988-04-07 | インバータの出力電圧検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0787703B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IL73559A0 (en) * | 1983-12-22 | 1985-02-28 | Gen Electric | Shoot-thru protection for x-ray generator inverter |
-
1988
- 1988-04-07 JP JP63086003A patent/JPH0787703B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02142361A (ja) | 1990-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5952798A (en) | Brushless DC motor assembly control circuit | |
| US5687049A (en) | Method and circuit for protecting power circuits against short circuit and over current faults | |
| US6008603A (en) | Brushless DC motor assembly control circuit | |
| CN101267956B (zh) | 具有单个控制器的多路逆变器系统及其相关操作方法 | |
| JPH0759384A (ja) | インバータ装置 | |
| JP3448892B2 (ja) | 電気自動車のモータ制御装置 | |
| JPH0787703B2 (ja) | インバータの出力電圧検出回路 | |
| JP4286591B2 (ja) | パルス幅変調形インバータ装置 | |
| JP2019088078A (ja) | ドライバ回路および電力変換装置 | |
| US11962252B2 (en) | Advance supply to insure safe behavior of an inverter application | |
| TW486857B (en) | DC fan driving circuit | |
| JP3227989B2 (ja) | Ｐｗｍインバータ用出力回路 | |
| JP2003348868A (ja) | ダイナミックブレーキ回路 | |
| JPH07194137A (ja) | 電力変換装置 | |
| JP3235337B2 (ja) | Ｐｗｍインバータ用出力回路 | |
| JPH07337029A (ja) | インバータの電流制限時損失増加防止方法 | |
| JPH0117333B2 (ja) | ||
| JPS58123378A (ja) | 回復回路 | |
| JP2005160177A (ja) | インバータ装置 | |
| JPH11332087A (ja) | モータの異常検出装置 | |
| JPS62230323A (ja) | 電力変換器の故障検出装置 | |
| JPH02129562A (ja) | 出力電圧検出回路 | |
| JP3261991B2 (ja) | モータの制御装置 | |
| JPH0216664B2 (ja) | ||
| KR950007357Y1 (ko) | 트랜지스터의 모듈 소손방지회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080920 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080920 Year of fee payment: 13 |