JPH0789145B2 - リセット信号発生回路を備える電子装置 - Google Patents

Description

【発明の詳細な説明】 〔概要〕 リセット信号によって初期設定され、イネーブル信号が
入力されるとクロック信号に基づいて動作を開始する複
数のカウンタの如き機能回路を有する電子装置におい
て、機能回路が電子装置内の他回路と共に動作状態にあ
るとき、その機能回路を動作状態から試験状態とする
際、かかる所定の機能回路に試験のために必要なリセッ
ト信号を与えるリセット信号発生回路を備え、該回路は
クロック信号によって制御され、かつ所定の機能回路を
通常動作状態から試験状態へ切り替えるための試験切替
信号が入力されると、試験切替信号に対応するイネーブ
ル信号を所定の機能回路のイネーブル信号端子に与える
と共に、クロック信号の１周期間リセット信号を所定の
機能回路のリセット信号端子に与えるようにする。これ
によって電子装置内に設けられる外部接続端子数を低減
しうることになる。

〔産業上の利用分野〕 本発明は、カウンタの如き機能回路を実装する電子装置
の外部接続端子数を削減可能とするリセット信号発生回
路を備える電子装置に関する。

プリント板パッケージ、或いは大規模集積回路等に実装
される単位機能回路を試験する場合には、被試験回路を
通常の動作状態から試験状態に切替えるための切替信号
を被試験回路に入力し、更に被試験回路を初期設定する
為にリセット信号を入力する場合がある。

一方プリント板パッケージ、或いは大規模集積回路等の
電子装置における集積度が向上するに伴い、外部との接
続端子数も増加する傾向にある為、外部から入力される
信号の種別は、極力削減されることが望まれる。

〔従来の技術〕

第３図は従来あるリセット信号供給のための回路例を示
す図であり、第４図は第３図におけるタイムチャートの
一例である。

第３図において、プリント板パッケージ１内には機能回
路として例えばｎ個の16進のカウンタ21乃至2nが実装さ
れている。

各カウンタ21乃至2nは、リセット端子Ｒに入力するリセ
ット信号rsを論理“0"に設定すると初期設定され、出力
端子Q0乃至Q3から出力する出力信号、及び桁上端子CRか
ら出力する桁上信号crを総べて論理“0"に設定する。

かかる状態でイネーブル端子Ｅへの入力信号を論理“1"
に設定すると、カウンタ21乃至2nはクロック端子Ｃに入
力されるクロック信号clkに同期して歩進を開始し、計
数結果を出力端子Q0乃至Q3から出力する。

計数値が「15」に達し、出力端子Q0乃至Q3からの出力信
号が総べて論理“1"に設定されると、桁上端子CRから出
力桁上信号crが論理“1"となって出力され、次の歩進に
より初期状態に戻り、以上の過程を繰り返す。

各カウンタ21乃至2nのリセット端子Ｒ及びクロック端子
Ｃは、それぞれ複式接続されてプリント板パッケージ１
のリセット信号端子RS及びクロック信号端子CKに接続さ
れ、また各カウンタ22乃至2nのイネーブル端子Ｅは、そ
れぞれ前段のカウンタ21乃至2mの桁上端子CRに接続され
ている。

かかる状態で、リセット信号端子RSに入力されるリセッ
ト信号rsが論理“0"に設定されると、各カウンタ21乃至
2nは一斉にリセットされる。続いてクロック信号端子CK
にクロック信号clkが入力され、カウンタ21のイネーブ
ル端子Ｅへの入力信号が論理“1"に設定されると、カウ
ンタ21はクロック信号clkに同期して歩進を開始し、計
数値が「15」に達すると桁上端子CRから出力する桁上信
号crを論理“1"に設定して次段のカウンタ22のイネーブ
ル端子Ｅに入力し、次の歩進により初期状態に戻り、以
上の過程を繰り返す。

カウンタ22は、カウンタ21からイネーブル端子Ｅに入力
される桁上信号crが論理“1"に設定される毎に、クロッ
ク端子Ｃに入力されるクロック信号clkに同期して歩進
する。従ってカウンタ22は、カウンタ21が「16」を計数
する度に歩進することとなる。

以下同様にして、カウンタ2nは、カウンタ2mからイネー
ブル端子Ｅに入力される桁上信号CRが論理“1"に設定さ
れる度に、クロック信号clkに同期して歩進する。

従って、異常の動作状態においては、カウンタ21乃至2m
が「16^m」を計数する度に歩進することとなり、カウン
タ2nの動作を試験する為には長時間を要する。

かかる欠点を解消する為に、カウンタ2mの桁上端子CR
と、カウンタ2nのイネーブル端子Ｅとの間にゲート３が
挿入されており、ゲート３には、プリント板パッケージ
１の試験切替信号端子MDが接続されている。

第３図及び第４図において、カウンタ2nの動作試験を行
なう場合には、プリント板パッケージ１の試験切替信号
端子MDから入力する試験切替信号mdを時点t1に論理“1"
に設定した後、更にリセット信号端子RSから入力するリ
セット信号rsを、時点t2乃至t3において論理“0"に設定
する。

カウンタ2nは、ゲート３を介してイネーブル端子Ｅに入
力される試験切替信号mdが論理“1"に設定される時点t1
以降、クロック端子Ｃから入力されるクロック信号clk
に同期して歩進可能な状態となり、リセット端子Ｒに入
力されるリセット信号rsが論理“0"に設定される時点t2
乃至t3に初期設定され、以降クロック信号clkに同期し
て時点t4,t5・・・・・に順次歩進する。

以上により、カウンタ2nの動作試験を、任意の時点で迅
速に実行可能となる。

〔発明が解決しようとする問題点〕

以上の説明から明らかな如く、複数の機能回路としての
例えばカウンタを有する電子装置において従来あるリセ
ット信号供給回路では、最終段のカウンタ2nの試験を迅
速に行なう為に、プリント板パッケージ１に試験切替信
号端子MDを設け、外部から試験切替信号mdを供給してい
た。

その結果、プリント板パッケージ１の外部接続端子数が
増加する問題点があった。

〔問題点を解決するための手段〕

上記問題点は本発明により、リセット信号によって初期
設定されイネーブル信号が入力されるとクロック信号に
基づいて動作を開始する複数の機能回路を有する電子装
置に対し、リセット信号発生回路が備えられ、該回路は
クロック信号によって制御され、かつ所定の機能回路を
通常動作状態から試験状態へ切り替えるための試験切替
信号が入力されると、試験切替信号に対応するイネーブ
ル信号を所定の機能回路のイネーブル信号端子に与える
と共に、クロック信号の１周期間リセット信号を所定の
機能回路のリセット信号端子に与えることを特徴とする
リセット信号発生回路を備える電子装置によって解決さ
れる。

〔作用〕 電子装置において動作状態にある機能回路を試験状態に
するためリセット信号発生回路に試験切替信号を入力す
ると、リセット信号発生回路から発生されたイネーブル
信号は機能回路のイネーブル端子に与えられ、機能回路
は動作可能な状態となり、また発生されたリセット信号
は機能回路のリセット端子に与えられることによって機
能回路はリセット状態となり、かかる状態にいてクロッ
ク信号が与えられることによって機能回路は新たな動作
状態となり、その動作機能を直ちに試験することが可能
となる。

そして本発明の電子装置でのリセット信号発生回路は、
試験切替信号が入力されることによって１クロック周期
間リセット信号を発生する機能を有するので、電子装置
内でリセット信号を必要とする回路のリセット端子に
は、このリセット信号発生回路のリセット信号出力端子
を接続しておいて、一方同時に発生されるイネーブル信
号は試験の必要のある機能回路に試験時点で始めて与え
られる様にしておけば、通常は電子装置内の常時のリセ
ット信号発生装置として、また電子装置内の所定機能回
路の試験の際にその回路へのイネーブル信号を更に与え
る回路として使用することが出来る。

〔実施例〕

以下、本発明の一実施例を図面により説明する。

第１図は本発明の一実施例によるリセット信号発生回路
を備える電子装置を示す図であり、第２図は第１図にお
けるタイムチャートの一例である。なお、全図を通じて
同一符号は同一対象物を示す。

第１図においては、電子装置としてのプリント板パッケ
ージ１内には、被試験回路100である機能回路として例
えば16進のカウンタ2nの他に、フリップフロップ4,5及
びゲート６から構成されるリセット信号発生回路200が
設けられており、またプリント板パッケージ１には、外
部からリセット信号rsを供給するリセット信号端子は設
けられていない。

第１図及び第２図において、カウンタ2nの動作試験を行
なう為に、プリント板パッケージ１の試験切替信号端子
MDから入力する試験切替信号mdを、時点t1に論理“1"に
設定する。

試験切替信号mdは、フリップフロップ４の入力端子Ｄに
入力される。

フリップフロップ４は、クロック端子Ｃに入力されるク
ロック信号clkに同期して、時点t2にセット状態とな
り、出力端子Ｑから出力する出力信号q1を論理“1"に設
定する。

出力信号q1は、フリップフロップ５の入力端子Ｄ及びゲ
ート６の一方の入力端子に入力されると共に、ゲート３
を介してイネーブル信号としてカウンタ2nのイネーブル
端子Ｅに入力される。

フリップフロップ５は、クロック端子Ｃに入力されるク
ロック信号clkに同期して、時点t3にセット状態とな
り、出力端子Qnから出力する出力信号q2は、ゲート６の
他方の入力端子に入力される。

ゲート６は、時点t2以前においては出力信号q1が論理
“0"に、また出力信号q2が論理“1"に設定されている
為、出力するリセット信号rsを論理“1"に設定している
が、時点t2に出力信号q1が論理“1"に設定されると、出
力するリセット信号rsを論理“0"に設定し、さらに時点
t3に出力信号q2が論理“0"に設定されると、出力するリ
セット信号rtsを再び論理“1"に設定する。

ゲート６が出力するリセット信号rsは、各カウンタ21乃
至2nのリセット端子Ｒに入力される。

その結果カウンタ2nは、ゲート３を介してイネーブル端
子Ｅに入力されるイネーブル信号が論理“1"に設定され
る時点t2以降、クロック端子Ｃから入力されるクロック
信号clkに同期して歩進可能な状態となり、リセット端
子Ｒに入力されるリセット信号rsが論理“0"に設定され
る時点t2乃至t3に初期設定され、以後クロック信号clk
に同期して時点t4,t5・・・・・に順次歩進する。

以上により、カウンタ2nの動作試験を、任意の時点で迅
速に実行可能となる。

以上の説明から明らかな如く、本実施例によれば、カウ
ンタ2nの動作試験を行なう場合には、プリント板パッケ
ージ１に入力する試験切替信号mdを論理“1"に設定する
のみで、リセット信号発生回路200がイネーブル信号及
びリセット信号rsを自動的に生成してカウンタ2nに供給
するため、プリント板パッケージ１に外部からリセット
信号rsを供給する必要が無くなり、リセット信号端子が
不要となる。

なお、第１図及び第２図はあく迄本発明の一実施例に過
ぎず、例えば被試験回路100はカウンタ2nに限定される
ことは無く、他のカウンタ22乃至2m、或いはカウンタ以
外の単位機能回路等他に幾多の変形が考慮されるが、何
れの場合にも本発明の効果は変わらない。また本発明の
対象となる電子装置は、プリント板パッケージ１に限定
されぬことは言う迄も無い。

〔発明の効果〕

以上、本発明によれば、カウンタの如き機能回路を有す
る電子装置において、動作状態にある機能回路を試験状
態となして試験を行なう場合、試験切替信号を外部から
供給する為の端子を設けるのみで、リセット信号を外部
から供給する為の端子を設ける必要が無くなり、装置の
外部接続端子数が減少する。

【図面の簡単な説明】

第１図は本発明の一実施例によるリセット信号発生回路
を備える電子装置を示す図、第２図は第１図におけるタ
イムチャートの一例、第３図は従来あるリセット信号供
給方式の一例を示す図、第４図は第３図におけるタイム
チャートの一例である。 図において、１は電子装置としてのプリント板パッケー
ジ、３及び６はゲート、４及び５はフリップフロップ、
21乃至2nはカウンタ、100は被試験回路、200はリセット
信号発生回路を示す。

Claims (1)

【特許請求の範囲】
1. 【請求項１】リセット信号によって初期設定されイネー
   ブル信号が入力されるとクロック信号に基づいて動作を
   開始する複数の機能回路を有する電子装置に対し、リセ
   ット信号発生回路が備えられ、該回路はクロック信号に
   よって制御され、かつ所定の機能回路を通常動作状態か
   ら試験状態へ切り替えるための試験切替信号が入力され
   ると、試験切替信号に対応するイネーブル信号を所定の
   機能回路のイネーブル信号端子に与えると共に、クロッ
   ク信号の１周期間リセット信号を所定の機能回路のリセ
   ット信号端子に与えることを特徴とするリセット信号発
   生回路を備える電子装置