JPS63201577A - リセット信号発生回路を備える電子装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 被試験回路を実装する装置内に微分回路を設け、被試験
回路の動作試験を行う際に、被試験回路を通常動作状態
から試験状態へ切替える試験切替信号を装置外部から入
力すると、微分回路が切替信号の到着を検出してリセッ
ト信号を生成し、被試験回路に供給することにより、外
部からリセット信号を入力する必要が無くなり、当該装
置の外部接続端子数が減少する。

〔産業上の利用分野〕

本発明は、被試験回路を実装する装置の外部接続端子数
を削減可能とするリセット信号供給方式プリント板パッ
ケージ、或いは大規模集積回路等に実装される単位機能
回路を試験する場合には、被試験回路を通常の動作状態
から試験状態に切替える為の切替信号を被試験回路に入
力し、更に被試験回路を初期設定する為にリセット信号
を入力する場合がある。

一方プリント板パッケージ、或いは大規模集積回路等の
集積度が向上するに伴い、外部との接続端子数も増加す
る傾向にある為、外部から入力される信号の種別は、極
力削減されることが望まれる。

〔従来の技術〕

第４図は従来あるリセット信号供給方式の一例を示す図
であり、第５図は第４図におけるタイムチャートの一例
である。

第４図において、プリント板パッケージ１内にはｎ個の
１６進のカウンタ２１乃至２ｎが実装されている。

各カウンタ２１乃至２ｎは、リセット端子Ｒに入力する
リセット信号ｒｓを論理“０”に設定すると初期設定さ
れ、出力端子ＱＯ乃至Ｑ３から出力する出力信号、およ
び桁上端子ＣＲから出力する桁上信号Ｃｒを総て論理“
０”に設定する。

かかる状態でイネーブル端子Ｅへの入力信号を論理“１
”に設定すると、カウンタ２１乃至、２ｎはクロック端
子Ｃに入力されるクロック信号ｃｌｋに同期して歩進を
開始し、計数結果を出力端子ＱＯ乃至Ｑ３から出力する
。

計数値が「１５」に達し、出力端子ＱＯ乃至Ｑ３からの
出力信号が総て論理“１”に設定されると、桁上端子Ｃ
Ｒから出力する桁上信号ｃｒが論理“１”に設定され、
次の歩進により初期状態に戻り、以上の過程を繰返す。

各カウンタ２１乃至２ｎのリセット端子Ｒおよびクロッ
ク端子Ｃは、それぞれ複式接続されてプリント板パッケ
ージ１のリセット信号端子Ｒ３およびクロック信号端子
ＣＫに接続され、また各カウンタ２２乃至２ｎのイネー
ブル端子Ｅは、それぞれ前段のカウンタ２１乃至２ｍの
桁上端子ＣＲに接続されている。

かかる状態で、リセット信号端子ＲＳに入力されるリセ
ット信号ｒｓが論理“０”に設定されると、各カウンタ
２１乃至２ｎは一斉にリセットされる。続いてクロック
信号端子ＣＫにクロック信号ｃｌｋが入力され、カウン
タ２１のイネーブル端子Ｅへの入力信号が論理“１”に
設定されると、カウンタ２１はクロック信号ｅｌｋに同
期して歩道を開始し、計数値が「１５」に達すると桁上
端子ＣＲから出力する桁上信号ｃｒを論理“１′″に設
定して次段のカウンタ２２のイネーブル端子Ｅに入力し
、次の歩道により初期状態に戻り、以上の過程を繰返す
。

カウンタ２２は、カウンタ２１からイネーブル端子Ｅに
入力される桁上信号ｃｒが論理“１”に設定される度に
、クロック端子Ｃに入力されるクロック信号ｃｌｋに同
期して歩進する。従ってカウンタ２２は、カウンタ２１
が「１６」を計数する度に歩進することとなる。

以下同様にして、カウンタ２ｎは、カウンタ２ｍからイ
ネーブル端子已に入力される桁上信号Ｃｒが論理“１”
に設定される度に、クロック信号ｅｌｋに同期して歩進
する。

従って、通常の動作状態においては、カウンタ２１乃至
２ｍがｒ１６”Ｊを計数する度に歩進することとなり、
カウンタ２ｎの動作を試験する為には長時間を要する。

かかる欠点を解消する為に、カウンタ２ｍの桁上端子Ｃ
Ｒと、カウンタ２ｎのイネーブル端子Ｅ端子との間にゲ
ート３が挿入されており、ゲート３には、プリント板パ
ッケージ１の試験切替信号端子ＭＤが接続されている。

第４図および第５図において、カウンタ２ｎの動作試験
を行う場合には、プリント板パッケージ１の試験切替信
号端子ＭＤから入力する試験切替信号ｍｄを時点ｔ１に
論理“１”に設定した後、更にリセット信号端子ＲＳか
ら入力するリセット信号ｒ３を、時点ｔ２乃至ｔ３にお
いて論理“０”に設定する。

カウンタ２ｎは、ゲート３を介してイネーブル端子已に
入力される試験切替信号ｍｄが論理“ｌ”に設定される
時点ｔ１以降、クロック端子Ｃから入力されるクロック
信号ｅｌｋに同期して歩進可能な状態となり、リセット
端子Ｒに入力されるリセット信号ｒｓが論理“０”に設
定される時点ｔ２乃至ｔ３に初期設定され、以後クロッ
ク信号ｅｌｋに同期して時点ｔ４、ｔ５、・・・・・・
に順次歩進する。

以上により、カウンタ２ｎの動作試験を、任意の時点で
迅速に実行可能となる。

〔発明が解決しようとする問題点〕

以上の説明から明らかな如く、従来あるリセット信号供
給方式においては、最終段のカウンタ２ｎの試験を迅速
に行う為に、プリント板パッケージ１に試験切替信号端
子ＭＤを設け、外部から試験切替信号ｍｄを供給してい
た。

その結果プリント板パフケージ１の外部接続端子数が増
加する問題点があった。

〔問題点を解決するための手段〕

第１図は本発明の原理を示す図である。

第１図において、１００は装置に実装されている被試験
回路である。

ｒｓは被試験回路１００を初期設定する為のリセット信
号であり、ｍｄは被試験回路１００を通常動作状態から
試験状態へ切替える試験切替信号である。

２００は、本発明により装置内に設けられ、試験切替信
号ｍｄからリセット信号ｒｓを生成して被試験回路に供
給する微分回路である。

〔作用〕

被試験回路１００の動作試験を行う為に、装置に試験切
替信号ｍｄを入力すると、微分回路２００が試験切替信
号ｍｄの到着を検出し、リセット信号ｒｓを自動的に生
成し、被試験回路１００に伝達する。

従って装置には試験切替信号ｍｄを外部から供給する為
の試験切替信号端子ＭＤを設けるのみで、リセット信号
ｒｓを外部から供給する為のリセット信号端子を設ける
必要が無くなり、装置の外部接続端子数が減少する。

〔実施例〕

以下、本発明の一実施例を図面により説明する。

第２図は本発明の一実施例によるリセット信号供給方式
を示す図であり、第３図は第２図におけるタイムチャー
トめ一例である。なお、全図を通じて同一符号は同一対
象物を示す。

第２図においては、プリント板パッケージ１内には、被
試験回路１００である１６進のカウンタ２ｎの他に、フ
リップフロップ４．５およびゲート６から構成される微
分回路２００が設けられており、またプリント板パ、ツ
ケージ１には、外部からリセット信号ｒｓを供給するリ
セット信号端子が設けられていない。

第２図および第３図において、カウンタ２ｎの動作試験
を行う為に、プリント板パッケージ１の試験切替信号端
子ＭＤから入力する試験切替信号ｍｄを、時点ｔ１に論
理“１゛に設定する。

試験切替信号ｍｄは、フリップフロップ４の入力端子り
に入力される。

フリップフロップ４は、クロック端子Ｃに入力されるク
ロック信号ｃｌｋに同期して、時点ｔ２にセット状態と
なり、出力端子Ｑから出力する出力信号ｑ１を論理“１
”に設定する。

出力信号ｑ１は、フリップフロップ５の入力端子りおよ
びゲート６の一方の入力端子に入力されると共に、ゲー
ト３を介してカウンタ２ｎのイネーブル端子Ｅに入力さ
れる。

フリップフロップ５は、クロック端子Ｃに入力されるク
ロック信号ｃｌｋに同期して、時点ｔ３にセント状態と
なり、出力端子Ｑｎから出力する出力信号ｑ２を論理“
Ｏ”に設定する。

出力信号ｑ２は、ゲート６の他方の入力端子に入力され
る。

ゲート６は、時点ｔ２以前においては出力信号ｑ１が論
理“０”に、また出力信号ｑ２が論理“１”に設定され
ている為、出力するリセット信号ｒｓを論理“１”に設
定しているが、時点ｔ２に出力信号ｑ１が論理“１”に
設定されると、出力するリセット信号ｒｓを論理“０”
に設定し、更に時点ｔ３に出力信号ｑ２が論理“０”に
設定されると、出力するリセット信号ｒｓを再び論理“
１”に設定する。

ゲート６が出力するリセット信号ｒｓは、各カウンタ２
１乃至２ｎのリセット端子Ｒに入力される。

その結果カウンタ２ｎは、ゲート３を介してイネーブル
端子已に入力される試験切替信号ｍｄが論理“１”設定
される時点ｔ２以降、クロック端子Ｃから入力されるク
ロック信号ｃｌｋに同期して歩進可能な状態となり、リ
セット端子Ｒに入力されるリセット信号ｒｓが論理“Ｏ
”に設定される時点ｔ２乃至ｔ３に初期設定され、以後
クロック信号ｃｌｋに同期して時点ｔ４、ｔ５、・・・
・・・に順次歩進する。

以上により、カウンタ２ｎの動作試験を、任意の時点で
迅速に実行可能となる。

以上の説明から明らかな如（、本実施例によれば、カウ
ンタ２ｎの動作試験を行う場合には、プリント板パッケ
ージｌに入力する試験切替信号ｍｄを論理“１”に設定
するのみで、微分回路２００がリセット信号ｒｓを自動
的に生成してカウンタ２ｎに供給する為、プリント板パ
ッケージ１に外部からリセット信号ｒｓを供給する必要
が無くなり、リセット信号端子が不要となる。

なお、第２図および第３図はあく迄本発明の一実施例に
過ぎず、例えば被試験回路１００はカウンタ２ｎに限定
されることは無く、他のカウンタ２２乃至２ｍ、或いは
カウンタ以外の単位機能回路等地に幾多の変形が考慮さ
れるが、何れの場合にも本発明の効果は変わらない。ま
た本発明の対象となる装置は、プリント板パッケージ１
に限定されぬことは言う迄も無い。

〔発明の効果〕

以上、本発明によれば、前記装置において、試験切替信
号を外部から供給する為の端子を設けるのみで、リセッ
ト信号を外部から供給する為の端子を設ける必要が無く
なり、装置の外部接続端子数が減少する。

【図面の簡単な説明】

第１図は本発明の原理を示す図、第２図は本発明の一実
施例によるリセット信号供給方式を示す図、第３図は第
２図におけるタイムチャートの一例、第４図は従来ある
リセット信号供給方式の一例を示す図、第５図は第４図
におけるタイムチャートの一例である。 図において、１はプリント）反パンケージ、３および６
はゲート、４および５はフリップフロップ、２１乃至２
ｎはカウンタ、１００は被試験回路、／１１−発明／）
々工里図 第　ＩＩ￥ｌ 、４づ！ｇＦ４／ニエうソイ乙ット勇ら（ト自た蛤〉シ
ブ（昂２　凹 邦２凹に、あ１プろタイＺごゲ恥ト 第　３　図 咲来あうリセ・ソＦ名号供蛤力民 第４　図 ’＄４ｎ円（こ１Ｊゴｌすうタイム＋１−１、￥７　５
　　旦り

Claims (1)

1. 【特許請求の範囲】 　初期設定用のリセット信号（ｒｓ）と、通常動作状態
   から試験状態へ切替える試験切替信号（ｍｄ）とを使用
   する被試験回路（１００）を実装する装置において、 前記試験切替信号（ｍｄ）の到着を検出して前記リセッ
   ト信号（ｒｓ）を生成する微分回路（２００）を前記装
   置内に設け、 前記微分回路（２００）が生成する前記リセット信号（
   ｒｓ）を前記被試験回路（１００）に供給することを特
   徴とするリセット信号供給方式。