JPH0792786B2 - データ転送制御方法 - Google Patents

データ転送制御方法

Info

Publication number
JPH0792786B2
JPH0792786B2 JP60215094A JP21509485A JPH0792786B2 JP H0792786 B2 JPH0792786 B2 JP H0792786B2 JP 60215094 A JP60215094 A JP 60215094A JP 21509485 A JP21509485 A JP 21509485A JP H0792786 B2 JPH0792786 B2 JP H0792786B2
Authority
JP
Japan
Prior art keywords
data transfer
storage means
processing device
transfer request
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60215094A
Other languages
English (en)
Other versions
JPS6275866A (ja
Inventor
哲哉 安藤
隆 花澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
NTT Inc
Original Assignee
Hitachi Ltd
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Nippon Telegraph and Telephone Corp filed Critical Hitachi Ltd
Priority to JP60215094A priority Critical patent/JPH0792786B2/ja
Publication of JPS6275866A publication Critical patent/JPS6275866A/ja
Publication of JPH0792786B2 publication Critical patent/JPH0792786B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Bus Control (AREA)

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、優先側処理装置、非優先側処理装置各々から
データ転送先へのデータ転送が所定に制御されるように
したデータ転送制御方法に関するものである。
〔発明の背景〕
2種類の処理装置各々からのアクセス要求が競合する場
合での競合回避制御方法に関するものとしては、例えば
特開昭53-72532号公報が挙げられるものとなっている。
これによる場合、非優先側処理装置からのアクセス要求
は遅延せしめられるものとなっている。しかしながら、
この方法は2種類のアクセス要求がほぼ同時に発生され
る場合にのみ有効とされ、相互に独立に、しかもランダ
ムに発生されるアクセス要求に対しては、アクセス要求
の競合は何等回避され得ないものとなっている。
〔発明の目的〕
本発明の目的は、優先側処理装置、非優先側処理装置各
々からデータ転送先にデータが転送されるに際して、優
先側処理装置から連続的にデータ転送要求が連続的に発
生される場合であっても、優先側処理装置からのデータ
転送を優先させつつも、その間隙をぬって、非優先側処
理装置からのデータ転送が可能とされたデータ転送制御
方法を供するにある。
〔発明の概要〕
上記目的は、優先側処理装置、非優先側処理装置各々か
らランダムに発生されるデータ転送要求を受け付けた
上、受け付けられたデータ転送要求のうちから、何れか
1つのデータ転送要求が所定の選択制御下に順次取り出
される度に、取り出されたデータ転送要求による選択制
御下に、該転送要求を発した処理装置からのデータが選
択された上、データ送信先に転送されるようにしたデー
タ転送制御方法であって、非優先側処理装置からのデー
タ転送要求は第1の記憶手段に一時的に受け付け記憶さ
れる一方、優先側処理装置からのデータ転送要求は第2
の記憶手段に一時的に受け付け記憶された上、第3の記
憶手段に転送記憶可とされた状態で、該第3の記憶手
段、上記第1の記憶手段の順でサイクリックにデータ転
送要求が記憶されているか否かがチェックされるに際し
て、第3の記憶手段にデータ転送要求が記憶されている
場合には、該データ転送要求が取り出された上、優先側
処理装置からのデータのデータ送信先への転送終了を待
って第2,第3の記憶手段が初期化された後、第3の記憶
手段での記憶内容がチェックされる一方、第3の記憶手
段にデータ転送要求が記憶されていない場合は、第2の
記憶手段での記憶内容が第3の記憶手段に転送された
後、第1の記憶手段での記憶内容がチェックされるよう
にし、該第1の記憶手段にデータ転送要求が記憶されて
いる場合には、該データ転送要求が取り出された上、非
優先側処理装置からのデータのデータ送信先への転送終
了を待って第1の記憶手段が初期化された後、第3の記
憶手段での記憶内容がチェックされる一方、第1の記憶
手段にデータ転送要求が記憶されていない場合は、第3
の記憶手段での記憶内容がチェックされるようにして、
優先側処理装置、非優先側処理装置各々からデータ転送
先へのデータ転送が制御されることで達成される。
〔発明の実施例〕
以下、本発明を第1図から第3図により説明する。
先ず本発明に係るデータ転送システムについて説明すれ
ば、第1図は本発明が適用された一例でのデータ転送シ
ステムのシステム構成を示したものである。図示のよう
に、優先側処理装置1、非優先側処理装置2各々からデ
ータ転送先としての処理装置8にデータを転送する必要
が生じた場合には、優先側処理装置1、非優先側処理装
置2各々からは随時データ転送要求が発生された上、レ
ジスタ3a,4にそれぞれ転送されるものとなっている。レ
ジスタ3aには優先側処理装置1からのデータ転送要求が
転送されているわけであるが、そのデータ転送要求はま
た、走査回路6からのゲート(制御)信号によって、ア
ンドゲート5を介しレジスタ3bに転送された上、レジス
タ4からのデータ転送要求とともに、その有無状態が常
時走査回路6によって監視されたものとなっている。そ
の監視結果に応じ切替回路7が所定に切替制御されるこ
とによって、優先側処理装置1からのデータ、または非
優先側処理装置2からのデータが切替回路7を介し処理
装置8に選択的に転送されているものである。
第2図はまた、そのシステムでの動作フローを示したも
のである。これによる場合、走査回路6によりまずレジ
スタ3bでのデータ転送要求の有無がチェックされるもの
となっている(ステップ101)。このチェックで、もし
も、データ転送要求が有る場合には、切替回路7は優先
側処理装置1が処理装置8に接続されるべく切替制御さ
れた状態で、優先側処理装置1から処理装置8へのデー
タ転送が行われるが(ステップ102)、そのデータ転送
終了後は、再びレジスタ3bでのデータ転送要求の有無が
チェックされるものとなっている(ステップ101)。ま
た、もしも、レジスタ3bにデータ転送要求が無い場合
は、走査回路6からアンドゲート5にはゲート信号が送
出されることによって、レジスタ3aでの記憶内容はアン
ドゲート5を介しレジスタ3bに転送されるものとなって
いる(ステップ103)。レジスタ3aにデータ転送要求が
記憶されている場合には、そのデータ転送要求はレジス
タ3bに転送されているものである。その後、レジスタ4
でのデータ転送要求の有無がチェックされるもとなって
いる(ステップ104)。このチェックで、もしも、テー
タ転送要求が有る場合には、切替回路7は非優先側処理
装置2が処理装置8に接続されるべく切替制御された状
態で、非優先側処理装置2から処理装置8へのデータ転
送が行われるが(ステップ105)、そのデータ転送終了
後は、再びレジスタ3bでのデータ転送要求の有無がチェ
ックされるものとなっている(ステップ101)。また、
もしも、レジスタ4にデータ転送要求が無い場合は、直
ちにレジスタ3bでのデータ転送要求の有無がチェックさ
れるものとなっている(ステップ101)。
さて、第3図にはそのシステムでの動作が具体的に示さ
れているが、これによりより具体的にデータ転送動作を
説明すれば以下のようである。なお、第3図中、1,2は
それぞれ優先側処理装置1、非優先側処理装置2の動作
状態を、3a,3b,4はそれぞれレジスタ3a,3b,4でのデータ
転送要求の記憶状態を、tは時間を、t1〜t14は状態
変化時点を示す。
即ち、第3図に示されている例では、優先側処理装置1
からはそれぞれ時点t1,t8でデータ転送要求が発生され
ている一方では、非優先側処理装置2からは時点t6
データ転送要求が発生されている場合が想定されたもの
となっている。状態変化時点t1〜t14各々での動作は
以下のようである。
1:データ転送要求の転送(優先側処理装置1→レジ
スタ3a)。
2:レジスタ3bでのデータ転送要求の有無をチェック
するも、データ転送要求は無し。
3:アンドゲート5を開きレジスタ3aでの記憶状態を
レジスタ3bに転送。
4:レジスタ4でのデータ転送要求の有無をチェック
するも、データ転送要求は無し。
5:レジスタ3bにデータ転送要求有りで、優先側処理
装置1からのデータ転送動作を開始。
6:データ転送要求の転送(非優先側処理装置2→レ
ジスタ4) t7:優先側処理装置1からのデータ転送動作終了で、
レジスタ3a,3bを初期化。
8:データ転送要求の転送(優先側処理装置1→レジ
スタ3a) t9:レジスタ3bでのデータ転送要求の有無をチェック
するも、データ転送要求は無し。
10:アンドゲート5を開きレジスタ3aでの記憶状態を
レジスタ3bに転送。
11:レジスタ4にデータ転送要求有りで、非優先側処
理装置2からのデータ転送動作を開始。
12:非優先側処理装置2からのデータ転送動作終了
で、レジスタ4を初期化。
13:レジスタ3bにデータ転送要求有りで、優先側処理
装置1からのデータ転送動作を開始。
14:優先側処理装置1からのデータ転送動作終了で、
レジスタ3a,3bを初期化。
したがって、第3図に示された動作例からしても、優先
側処理装置1からデータ転送要求が連続的に発生される
場合であっても、その間隙をぬって、非優先側処理装置
2からのデータ転送が可能とされていることが判る。な
お、以上では説明されてないが、レジスタ3bからデータ
転送要求有りと判定された場合には、その旨は優先側処
理装置1に、また、レジスタ4からデータ転送要求有り
と判定された場合には、その旨は非優先側処理装置2に
通知されることによって、データ転送が促されるものと
なっている。
〔発明の効果〕
以上、説明したように、本発明による場合は、優先側処
理装置からデータ転送要求が連続的に発生される場合で
あっても、その間隙をぬって、待ち時間少なくして、非
優先側処理装置からはデータが転送され得るものとなっ
ている。
【図面の簡単な説明】
第1図は、本発明が適用された一例でのデータ転送シス
テムのシステム構成を示す図、第2図は、そのシステム
での動作フローを示す図、第3図は、そのシステムでの
動作を具体的に説明するための図である。 1……優先側処理装置、2……非優先側処理装置、8…
…処理装置、3a,3b,4……レジスタ、5……アンドゲー
ト、6……走査回路、7……切替回路

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】優先側処理装置、非優先側処理装置各々か
    らランダムに発生されるデータ転送要求を受け付けた
    上、受け付けられたデータ転送要求のうちから、何れか
    1つのデータ転送要求が所定の選択制御下に順次取り出
    される度に、取り出されたデータ転送要求による選択制
    御下に、該転送要求を発した処理装置からのデータが選
    択された上、データ送信先に転送されるようにしたデー
    タ転送制御方法であって、非優先側処理装置からのデー
    タ転送要求は第1の記憶手段に一時的に受け付け記憶さ
    れる一方、優先側処理装置からのデータ転送要求は第2
    の記憶手段に一時的に受け付け記憶された上、第3の記
    憶手段に転送記憶可とされた状態で、該第3の記憶手
    段、上記第1の記憶手段の順でサイクリックにデータ転
    送要求が記憶されているか否かがチェックされるに際し
    て、第3の記憶手段にデータ転送要求が記憶されている
    場合には、該データ転送要求が取り出された上、優先側
    処理装置からのデータのデータ送信先への転送終了を待
    って第2,第3の記憶手段が初期化された後、第3の記憶
    手段での記憶内容がチェックされる一方、第3の記憶手
    段にデータ転送要求が記憶されていない場合は、第2の
    記憶手段での記憶内容が第3の記憶手段に転送された
    後、第1の記憶手段での記憶内容がチェックされるよう
    にし、該第1の記憶手段にデータ転送要求が記憶されて
    いる場合には、該データ転送要求が取り出された上、非
    優先側処理装置からのデータのデータ送信先への転送終
    了を待って第1の記憶手段が初期化された後、第3の記
    憶手段での記憶内容がチェックされる一方、第1の記憶
    手段にデータ転送要求が記憶されていない場合は、第3
    の記憶手段での記憶内容がチェックされるようにして、
    優先側処理装置、非優先側処理装置各々からデータ転送
    先へのデータ転送が制御されるようにしたデータ転送制
    御方法。
JP60215094A 1985-09-30 1985-09-30 データ転送制御方法 Expired - Lifetime JPH0792786B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60215094A JPH0792786B2 (ja) 1985-09-30 1985-09-30 データ転送制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60215094A JPH0792786B2 (ja) 1985-09-30 1985-09-30 データ転送制御方法

Publications (2)

Publication Number Publication Date
JPS6275866A JPS6275866A (ja) 1987-04-07
JPH0792786B2 true JPH0792786B2 (ja) 1995-10-09

Family

ID=16666652

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60215094A Expired - Lifetime JPH0792786B2 (ja) 1985-09-30 1985-09-30 データ転送制御方法

Country Status (1)

Country Link
JP (1) JPH0792786B2 (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58175041A (ja) * 1982-04-07 1983-10-14 Mitsubishi Electric Corp 順序制御装置

Also Published As

Publication number Publication date
JPS6275866A (ja) 1987-04-07

Similar Documents

Publication Publication Date Title
JPH0792786B2 (ja) データ転送制御方法
JPH02128250A (ja) 情報処理装置のアクセス制御回路
JP2563821B2 (ja) パケット送信装置
JPH1049344A (ja) バッファのビジー制御方式
JPS58182737A (ja) 情報処理装置
KR950005148B1 (ko) 패킷처리장치의 이중화 패킷버스 선택회로
JPS60183659A (ja) 情報転送制御方式
KR19990079974A (ko) 멀티프로세서 시스템에서 두 개의 버스 사이에 지연된 요구를처리하기 위한 장치 및 그 제어방법
JP3270040B2 (ja) バス制御方式
JP2666782B2 (ja) 多重バス制御システム
JPH02310657A (ja) バス接続装置
JPS63114438A (ja) 階層化通信制御装置
JPH06161951A (ja) バス制御方式
JPH07175744A (ja) チャネル制御方式
JPH03156552A (ja) ダイレクトメモリアクセス制御回路方式
JPH0341542A (ja) 周辺制御装置
JPH10313345A (ja) 通信制御装置
JPH04355861A (ja) 周辺制御処理装置
JPS6097461A (ja) デ−タバス制御回路
JPH0573512A (ja) マルチプロセツサシステム
JPH04344552A (ja) 多重入出力制御方式
JPH0282342A (ja) データ通信装置
JPH1021178A (ja) データ伝送装置
JPS59216225A (ja) デ−タ転送制御方式
JPH05151136A (ja) データ転送装置