JPH079376Y2 - (100) plane anisotropic etching mask - Google Patents
(100) plane anisotropic etching maskInfo
- Publication number
- JPH079376Y2 JPH079376Y2 JP1988004154U JP415488U JPH079376Y2 JP H079376 Y2 JPH079376 Y2 JP H079376Y2 JP 1988004154 U JP1988004154 U JP 1988004154U JP 415488 U JP415488 U JP 415488U JP H079376 Y2 JPH079376 Y2 JP H079376Y2
- Authority
- JP
- Japan
- Prior art keywords
- etching
- plane
- anisotropic etching
- square hole
- diaphragm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Weting (AREA)
Description
【考案の詳細な説明】 〈産業上の利用分野〉 本考案は、半導体の（100）面異方性エッチング加工マ
スクに関するものである。DETAILED DESCRIPTION OF THE INVENTION <Industrial Application Field> The present invention relates to a mask for anisotropically etching (100) plane of a semiconductor.
〈従来の技術〉 第９図は従来より一般に使用されている従来例の構成説
明図である。<Prior Art> FIG. 9 is an explanatory view of a configuration of a conventional example which is generally used in the past.
図において、１は異方性エッチング加工マスクである。In the figure, 1 is an anisotropic etching processed mask.
11は異方性エッチング加工マスクに設けられた四角形穴
である。Reference numeral 11 is a square hole provided in the anisotropic etching processed mask.
以上の構成において、例えば、半導体基板Ａに八角形の
ダイアフラムA1を形成するには、第10図に示す如く、半
導体基板Ａの（100）面にマスク１を載せ、四角形穴11
の辺を〈100〉方向にあわせて、エッチングを行う。In the above configuration, for example, in order to form the octagonal diaphragm A1 on the semiconductor substrate A, as shown in FIG. 10, the mask 1 is placed on the (100) surface of the semiconductor substrate A and the square hole 11 is formed.
Etching is performed with the side of <1> aligned with the <100> direction.
四角形穴11の各角部分には、第10図に示す如く、エッチ
ングの進行につれて（111）の面12が表れる。As shown in FIG. 10, a (111) plane 12 appears at each corner of the square hole 11 as the etching progresses.
この結果、この（111）の面12の存在による制約のもと
に、エッチングされた（100）の面により、所要の八角
形のダイアフラムA1が形成される。As a result, the required octagonal diaphragm A1 is formed by the etched (100) surface under the constraint of the existence of this (111) surface 12.
所要の八角形のダイアフラムA1が形成された時点でエッ
チング加工はストップされる。When the required octagonal diaphragm A1 is formed, the etching process is stopped.
この結果、第10図の点線で示すごとき、八角形のダイア
フラムが形成出来る。As a result, an octagonal diaphragm can be formed as shown by the dotted line in FIG.
〈考案が解決しようとする問題点〉 しかしながら、この様なマスクにおいては、所定の大き
さの八角形状のダイアフラムが形成出来た段階で、図の
矢印×方向のエッチング量H1が決ってしまい、これに対
応して、図の垂直方向のエッチング深さt1が自動的に決
ってしまう。<Problems to be solved by the invention> However, in such a mask, when an octagonal diaphragm of a predetermined size is formed, the etching amount H1 in the arrow direction of the figure is determined, Corresponding to, the vertical etching depth t1 in the figure is automatically determined.
このため、所要の厚さt2のダイアフラムA1を得るには、
素材たる半導体基板Ａの厚さt3が自動的に決ってしまう
事になり、素材の購入に不便である。Therefore, to obtain the diaphragm A1 with the required thickness t2,
The thickness t3 of the semiconductor substrate A, which is the material, is automatically determined, which is inconvenient for purchasing the material.
また、ダイアフラムA1までの深さを任意に変えることも
できず設計上制約を生ずる。Further, the depth up to the diaphragm A1 cannot be changed arbitrarily, which causes a design constraint.
本考案は、この問題点を解決するものである。The present invention solves this problem.
本考案の目的は、八角形の底面を有し深さを任意にコン
トロールし得るエッチング穴を形成し得る半導体の（10
0）面異方性エッチング加工マスクを提供するにある。An object of the present invention is to provide a semiconductor (10) having an octagonal bottom surface and capable of forming an etching hole whose depth can be arbitrarily controlled.
0) To provide a mask for anisotropic etching.
〈問題点を解決するための手段〉 この目的を達成するために、本考案は、〈100〉方向に
辺を有する四角形穴と、該四角形穴の各角にそれぞれ一
端が接続され〈110〉方向に設けられた溝穴とを具備し
てなる半導体の（100）面異方性エッチング加工マスク
を構成したものである。<Means for Solving the Problems> In order to achieve this object, the present invention provides a square hole having sides in the <100> direction and one end connected to each corner of the square hole in the <110> direction. And a (100) plane anisotropic etching processed mask of a semiconductor having a groove provided in the.
〈作用〉 以上の構成において、本考案装置を使用して、半導体基
板に異方性エッチングを行うと、四角形穴の寸法と、溝
穴の長さを変える事により、所要寸法の八角形の底面を
有し任意の深さのエッチング穴を形成することが出来
る。<Operation> In the above configuration, when the semiconductor substrate is anisotropically etched using the device of the present invention, the size of the rectangular hole and the length of the slot are changed, so that the octagonal bottom surface of the required size is obtained. It is possible to form an etching hole having an arbitrary depth.
以下、実施例に基づき詳細に説明する。Hereinafter, detailed description will be given based on examples.
〈実施例〉 第１図は本考案の一実施例の要部構成説明図である。<Embodiment> FIG. 1 is an explanatory view of a main part configuration of an embodiment of the present invention.
図において、２は（100）面異方性エッチング加工マス
クである。In the figure, 2 is a (100) plane anisotropic etching processed mask.
21は〈100〉方向に辺211を有する四角形穴である。Reference numeral 21 is a square hole having a side 211 in the <100> direction.
22は、四角形穴21の各角に、それぞれ一端が接続され、
〈110〉方向に設けられた溝穴である。22 has one end connected to each corner of the square hole 21,
It is a slot provided in the <110> direction.
以上の構成において、本考案装置を使用して、半導体基
板に異方性エッチングを行うと、四角形穴の寸法と、溝
穴の長さを変える事により、所要寸法の八角形の底面を
有し任意の深さのエッチング穴を形成することが出来
る。In the above structure, when the semiconductor substrate is anisotropically etched using the device of the present invention, the size of the square hole and the length of the slot are changed to obtain an octagonal bottom surface of a required size. An etching hole having an arbitrary depth can be formed.
すなわち、第２図、第３図に示すごとく、溝穴22の先端
221の位置により八角形の外形は定まり、四角形穴21の
外形により、エッチング深さに対応する図の面方向のエ
ッチング量H2,H3を任意に選択することが出来る。That is, as shown in FIGS. 2 and 3, the tip of the slot 22 is
The outer shape of the octagon is determined by the position of 221 and the etching amounts H2 and H3 in the plane direction of the drawing corresponding to the etching depth can be arbitrarily selected by the outer shape of the square hole 21.
この結果、所要寸法の八角形の底面を有し任意の深さの
エッチング穴を容易に形成することができる。As a result, it is possible to easily form an etching hole having an octagonal bottom surface having a required size and having an arbitrary depth.
即ち、第４図〜第７図は異方性エッチングの進行状況を
時間を迫って示したもので、（Ａ）は平面図、（Ｂ）は
側面図である。That is, FIGS. 4 to 7 show the progress of anisotropic etching in a timely manner, (A) is a plan view and (B) is a side view.
第４図は時間ｔ＝０、第５図は時間ｔ＝t0、第６図は時
間ｔ＝２×t0、第７図は時間ｔ＝４×t0のエッチング状
態図である。FIG. 4 is an etching state diagram at time t = 0, FIG. 5 is time t = t 0 , FIG. 6 is a time t = 2 × t 0 , and FIG. 7 is an etching state diagram at time t = 4 × t 0 .
第５図（Ａ）では、溝穴22にハッチングで示す（111）
の面12が発生している。溝穴22は〈110〉方向に平行な
辺からなっているので、各辺から（111）の面12が発生
するため、溝穴22の大きさのままで、（100）面のエッ
チングは進行しない。In FIG. 5 (A), the slot 22 is indicated by hatching (111).
The surface 12 is generated. Since the slot 22 is composed of sides parallel to the <110> direction, the (111) plane 12 is generated from each side, so that the etching of the (100) plane proceeds with the size of the slot 22 unchanged. do not do.
第７図（Ａ）では、ハッチングで示す４個の斜面12
（（111）面）が４個所に残り、エッチングが深く進行
した（100）の面、即ち、ダイアフラムA1の面は八角形
となる。In FIG. 7 (A), four slopes 12 shown by hatching
The ((111) plane) remains in four places, and the (100) plane in which etching has advanced deeply, that is, the plane of the diaphragm A1 becomes an octagon.
次に、四角形21,溝穴22と八角形のダイアフラムA1の
面，エッチング深さΔとの関係に付いて説明する。Next, the relationship between the quadrangle 21, the groove 22, the surface of the octagonal diaphragm A1, and the etching depth Δ will be described.
第８図に示す如く、エッチング深さをΔ、八角形のダイ
アフラムA1の対向する辺間の寸法をa,b、四角形21の対
向する辺間の寸法をｃ、溝穴22の先端221間の寸法を
ｄ、（111）の面12と（100）面とのなす角度をθ、〈10
0〉方向のエッチング速度をv0、エッチング時間をｔと
すれば、 Δ＝tv0 （１） ａ＝ｃ＋２Δ （２） ｂ＝ｄ−２Δcotθ （３） 計算を簡単にするために、ダイアフラムA1の面は正八角
形とすれば、ａ＝ｂであるから、（１）（２）式より、 ｃ＋２Δ＝ｄ−２Δcotθ （４） ２Δ（１＋cotθ）＝ｄ−ｃ （５） Δ＝（ｄ−ｃ）／（２（１＋cotθ）） （６） ａ＝ｂ＝ｃ＋（（ｄ−ｃ）／（１＋cotθ） （７） 従って、エッチング深さΔと、ダイアフラムA1の大きさ
は、c,dにより決めることが出来る。As shown in FIG. 8, the etching depth is Δ, the dimension between the opposing sides of the octagonal diaphragm A1 is a, b, the dimension between the opposing sides of the quadrangle 21 is c, and the distance between the tips 221 of the slots 22 is between. The dimension is d, the angle between the (111) plane 12 and the (100) plane is θ, and <10
When the etching rate in the 0> direction is v 0 and the etching time is t, Δ = tv 0 (1) a = c + 2Δ (2) b = d−2Δcotθ (3) In order to simplify the calculation, the diaphragm A1 If the surface is a regular octagon, a = b, so from equations (1) and (2), c + 2Δ = d-2Δcotθ (4) 2Δ (1 + cotθ) = dc (5) Δ = (dc) / (2 (1 + cotθ)) (6) a = b = c + ((dc) / (1 + cotθ) (7) Therefore, the etching depth Δ and the size of the diaphragm A1 can be determined by c and d. I can.
〈考案の効果〉 以上説明したように、本考案は、〈100〉方向に辺を有
する四角形穴と、該四角形穴の各角にそれぞれ一端が接
続され〈110〉方向に設けられた溝穴とを具備してなる
半導体の（100）面異方性エッチング加工マスクを構成
した。<Effects of the Invention> As described above, the present invention has a square hole having sides in the <100> direction, and a slot hole provided in the <110> direction with one end connected to each corner of the square hole. A (100) plane anisotropic etching processed mask of a semiconductor was constituted.
この結果、所要寸法の八角形の底面を有し任意の深さの
エッチング穴を容易に形成することが出来る。As a result, it is possible to easily form an etching hole having an octagonal bottom surface having a required size and having an arbitrary depth.
従って、本考案によれば、八角形の底面を有し深さを任
意にコントロールし得るエッチング穴を形成しうる半導
体の（100）面異方性エッチング加工マスクを実現する
ことが出来る。Therefore, according to the present invention, it is possible to realize a semiconductor (100) plane anisotropic etching processed mask having an octagonal bottom surface and capable of forming an etching hole whose depth can be arbitrarily controlled.
第１図は本考案の一実施例の要部構成説明図で、（Ａ）
は平面図、（Ｂ）は側断面図、第２図、第３図は第１図
の動作説明図で、（Ａ）は平面図、（Ｂ）は側断面図、
第４図〜第７図は異方性エッチングの進行状況を時間を
追って示した図、第８図は第１図の効果説明図、第９図
は従来より一般に使用されている従来例の構成説明図
で、（Ａ）は平面図、（Ｂ）は側面図、第10図は第９図
の動作説明図で、（Ａ）は平面図、（Ｂ）は側面図であ
る。 ２……半導体の（100）面異方性エッチング加工マス
ク、21……四角穴、211……辺、22……溝穴。FIG. 1 is an explanatory view of a main part configuration of an embodiment of the present invention.
Is a plan view, (B) is a side sectional view, FIG. 2 and FIG. 3 are operation explanatory views of FIG. 1, (A) is a plan view, (B) is a side sectional view,
4 to 7 are diagrams showing the progress of anisotropic etching over time, FIG. 8 is an explanatory diagram of the effect of FIG. 1, and FIG. 9 is a configuration of a conventional example generally used from the conventional art. In the explanatory view, (A) is a plan view, (B) is a side view, FIG. 10 is an operation explanatory view of FIG. 9, (A) is a plan view, and (B) is a side view. 2 …… Semiconductor (100) plane anisotropic etching processed mask, 21 …… square hole, 211 …… side, 22 …… slot.
Claims (1)
四角形穴の各角にそれぞれ一端が接続され〈110〉方向
に設けられた溝穴とを具備してなる半導体の（100）面
異方性エッチング加工マスク。1. A semiconductor (100) comprising a square hole having a side in the <100> direction and a slot hole provided in the <110> direction with one end connected to each corner of the square hole. Surface anisotropic etching mask.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1988004154U JPH079376Y2 (en) | 1988-01-19 | 1988-01-19 | (100) plane anisotropic etching mask |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1988004154U JPH079376Y2 (en) | 1988-01-19 | 1988-01-19 | (100) plane anisotropic etching mask |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01110433U JPH01110433U (en) | 1989-07-26 |
| JPH079376Y2 true JPH079376Y2 (en) | 1995-03-06 |
Family
ID=31206413
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1988004154U Expired - Lifetime JPH079376Y2 (en) | 1988-01-19 | 1988-01-19 | (100) plane anisotropic etching mask |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH079376Y2 (en) |
-
1988
- 1988-01-19 JP JP1988004154U patent/JPH079376Y2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01110433U (en) | 1989-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02113548A (en) | Semiconductor device | |
| JPS5954960U (en) | Electrode structure of semiconductor devices | |
| JPH0451144U (en) | ||
| JPH064582Y2 (en) | Film carrier | |
| JPS6012038Y2 (en) | Processing ruler for tile accessories | |
| JPS62151747U (en) | ||
| JPS60160819U (en) | Shoulder taping equipment | |
| JPS6134733U (en) | semiconductor wafer | |
| JPH02138434U (en) | ||
| JPS63110029U (en) | ||
| JPH0485724U (en) | ||
| JPH04201872A (en) | Emboss type cavity tape | |
| JPS62177044U (en) | ||
| JPH0335528U (en) | ||
| JPS63168531U (en) | ||
| JPH01110433U (en) | ||
| JPS61174741U (en) | ||
| JPH0163663U (en) | ||
| JPS60130640U (en) | Semiconductor device manufacturing equipment | |
| JPS6122905U (en) | parts fixing device | |
| JPH0325239U (en) | ||
| JPS6219758U (en) | ||
| JPH0424860B2 (en) | ||
| JPS63119534A (en) | Manufacture of semiconductor device | |
| JPS6053804U (en) | Slope pavement plate |