JPH0794631A - セラミック回路基板 - Google Patents
セラミック回路基板Info
- Publication number
- JPH0794631A JPH0794631A JP5239840A JP23984093A JPH0794631A JP H0794631 A JPH0794631 A JP H0794631A JP 5239840 A JP5239840 A JP 5239840A JP 23984093 A JP23984093 A JP 23984093A JP H0794631 A JPH0794631 A JP H0794631A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- aln
- circuit board
- substrate
- ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
(57)【要約】
【目的】セラミック基板上に微細な薄膜パターンを形成
し、高密度化、高集積化を図るとともに信頼性の高いセ
ラミック回路基板を提供するにある。 【構成】セラミック基板１１に薄膜成膜法によりＣｕ導
体膜層１２を形成したセラミック回路基板１６におい
て、前記セラミック基板１１とＣｕ導体膜層１２の間に
Ｃｕ酸化物層１３またはＣｕ窒化物層を介装させたセラ
ミック回路基板１６である。
し、高密度化、高集積化を図るとともに信頼性の高いセ
ラミック回路基板を提供するにある。 【構成】セラミック基板１１に薄膜成膜法によりＣｕ導
体膜層１２を形成したセラミック回路基板１６におい
て、前記セラミック基板１１とＣｕ導体膜層１２の間に
Ｃｕ酸化物層１３またはＣｕ窒化物層を介装させたセラ
ミック回路基板１６である。
Description
【０００１】
【産業上の利用分野】本発明は半導体素子実装用回路基
板として用いられるＡｌＮ回路基板等のセラミック回路
基板およびその製造方法に関する。
板として用いられるＡｌＮ回路基板等のセラミック回路
基板およびその製造方法に関する。
【０００２】
【従来の技術】近年半導体素子の高集積化、高密度化、
高速化に伴い、半導体素子の消費電力が増大している。
このため、半導体素子の高発熱化が問題となってきてい
る。
高速化に伴い、半導体素子の消費電力が増大している。
このため、半導体素子の高発熱化が問題となってきてい
る。
【０００３】従来、ＬＳＩなどの半導体素子は、プラス
チックや金属、セラミックなどでパッケージされていた
が、半導体素子の発熱化に伴う半導体素子の劣化の問題
に充分対応できず、限界となってきている。
チックや金属、セラミックなどでパッケージされていた
が、半導体素子の発熱化に伴う半導体素子の劣化の問題
に充分対応できず、限界となってきている。
【０００４】半導体素子の劣化の問題を解決する方法の
１つとして、半導体パッケージの基板に高熱伝導性のセ
ラミックを用いる方法が開発されている。中でも、熱伝
導率の大きなセラミックであるＡｌＮを半導体素子実装
用回路基板として用いることが注目されている。ＡｌＮ
回路基板は現在大電力パワーモジュール基板やスーパー
コンピュータ用パッケージとして実用化されている。
１つとして、半導体パッケージの基板に高熱伝導性のセ
ラミックを用いる方法が開発されている。中でも、熱伝
導率の大きなセラミックであるＡｌＮを半導体素子実装
用回路基板として用いることが注目されている。ＡｌＮ
回路基板は現在大電力パワーモジュール基板やスーパー
コンピュータ用パッケージとして実用化されている。
【０００５】半導体素子実装用回路基板としてＡｌＮを
用いる際には、ＡｌＮ基板をメタライズする必要があ
る。セラミックのＡｌＮ基板をメタライズする方法とし
て、一般に厚膜印刷法と薄膜成膜法とが存在する。しか
し、厚膜印刷法は厚さが１００μｍ以下の配線を形成す
ることが困難であるため、高密度な配線を行なうことが
できない。高密度な配線を行なう必要がある場合には１
００μｍ以下の配線が可能な薄膜成膜法が適している。
用いる際には、ＡｌＮ基板をメタライズする必要があ
る。セラミックのＡｌＮ基板をメタライズする方法とし
て、一般に厚膜印刷法と薄膜成膜法とが存在する。しか
し、厚膜印刷法は厚さが１００μｍ以下の配線を形成す
ることが困難であるため、高密度な配線を行なうことが
できない。高密度な配線を行なう必要がある場合には１
００μｍ以下の配線が可能な薄膜成膜法が適している。
【０００６】従来、薄膜成膜法でメタライズされたＡｌ
Ｎ基板の場合には、基板上に異種の金属薄膜を多層構造
に形成し、その後、フォトリソグラフィーを用いて回路
パターン（配線パターン）を形成する方法が用いられて
きた。
Ｎ基板の場合には、基板上に異種の金属薄膜を多層構造
に形成し、その後、フォトリソグラフィーを用いて回路
パターン（配線パターン）を形成する方法が用いられて
きた。
【０００７】一例として研磨されたＡｌＮ基板上にスパ
ッタ法または蒸着法などの薄膜成膜法を用いてＴｉ，Ｃ
ｒ，Ｚｒなどの薄膜を、セラミック基板と金属薄膜との
接合層として形成し、この薄膜上に拡散バリア層として
のＮｉ，Ｐｔなどの膜を中間層として積層する。積層さ
れた膜上に配線導体層としてＡｕ，Ｃｕなどを成膜して
多層膜構造に形成する。
ッタ法または蒸着法などの薄膜成膜法を用いてＴｉ，Ｃ
ｒ，Ｚｒなどの薄膜を、セラミック基板と金属薄膜との
接合層として形成し、この薄膜上に拡散バリア層として
のＮｉ，Ｐｔなどの膜を中間層として積層する。積層さ
れた膜上に配線導体層としてＡｕ，Ｃｕなどを成膜して
多層膜構造に形成する。
【０００８】ＡｌＮ基板の多層膜上にレジスト塗布、露
光、現像、エッチングの一連のフォトリソグラフィープ
ロセスにより１００μｍ以下の配線パターンを形成して
パッケージや回路基板などを得るようになっている。
光、現像、エッチングの一連のフォトリソグラフィープ
ロセスにより１００μｍ以下の配線パターンを形成して
パッケージや回路基板などを得るようになっている。
【０００９】図８は従来のＡｌＮ回路基板の一例を示す
もので、このＡｌＮ回路基板１はＡｌＮ基板２上に接合
層としてＴｉ層３を、このＴｉ層３上に拡散バリア層と
してＮｉ層４を、Ｎｉ層４上に導体配線層としてＡｕ層
５を施し、多層金属薄膜構造に構成したものである。
もので、このＡｌＮ回路基板１はＡｌＮ基板２上に接合
層としてＴｉ層３を、このＴｉ層３上に拡散バリア層と
してＮｉ層４を、Ｎｉ層４上に導体配線層としてＡｕ層
５を施し、多層金属薄膜構造に構成したものである。
【００１０】この多層金属薄膜構造のＡｌＮ回路基板１
において、接合層として使用されるＴｉ，Ｃｒ，Ｚｒな
どは活性度が高く、セラミック基板であるＡｌＮ基板２
への密着性が良好であるが、熱処理後の電気抵抗率が大
きいため薄膜配線上にＡｕメッキをしなければならず、
配線材料には向かない性質がある。
において、接合層として使用されるＴｉ，Ｃｒ，Ｚｒな
どは活性度が高く、セラミック基板であるＡｌＮ基板２
への密着性が良好であるが、熱処理後の電気抵抗率が大
きいため薄膜配線上にＡｕメッキをしなければならず、
配線材料には向かない性質がある。
【００１１】また、導体配線層５に使用されるＡｕ，Ｃ
ｕなどは抵抗率が低く導体配線に適しているが、活性度
が低いためにＡｌＮ基板への接合性が悪い。
ｕなどは抵抗率が低く導体配線に適しているが、活性度
が低いためにＡｌＮ基板への接合性が悪い。
【００１２】そこでＡｌＮ回路基板１では接合層３と導
体配線層５を重ね、その間に拡散バリア層４としてＮ
ｉ，Ｐｔなどを中間層を介在して多層金属薄膜構造を採
用している。拡散バリア層４は、接合層３および導体配
線層５の金属が相互に拡散し、接合層３と導体配線層５
の密着性の低下を防止し、かつ電気抵抗の増加を防止す
る役割を備えている。
体配線層５を重ね、その間に拡散バリア層４としてＮ
ｉ，Ｐｔなどを中間層を介在して多層金属薄膜構造を採
用している。拡散バリア層４は、接合層３および導体配
線層５の金属が相互に拡散し、接合層３と導体配線層５
の密着性の低下を防止し、かつ電気抵抗の増加を防止す
る役割を備えている。
【００１３】従来は、このような多層金属薄膜構造をも
つＡｌＮ回路基板１を半導体実装用回路基板として用い
ていた。
つＡｌＮ回路基板１を半導体実装用回路基板として用い
ていた。
【００１４】また、ＡｌＮ基板２へのＣｕの導体配線層
５のメタライズは、多層金属薄膜による成膜方法以外で
も作製されている。例えば表面酸化したＡｌＮ基板上に
Ｃｕ厚板を載置し、１０００℃以上の温度でＣｕ酸化物
の液相を形成し、Ｃｕ厚板とＡｌＮ基板を接合するＤＢ
Ｃ法（ダイレクトボンデングカッパ法）がある。このＤ
ＢＣ法は、Ｃｕ導体を単独で用いることができる利点が
あるが、Ｃｕ板厚が３００μｍと大きいため配線の微細
化に対応できず、Ｃｕ配線を高密度に形成することがで
きなかった。
５のメタライズは、多層金属薄膜による成膜方法以外で
も作製されている。例えば表面酸化したＡｌＮ基板上に
Ｃｕ厚板を載置し、１０００℃以上の温度でＣｕ酸化物
の液相を形成し、Ｃｕ厚板とＡｌＮ基板を接合するＤＢ
Ｃ法（ダイレクトボンデングカッパ法）がある。このＤ
ＢＣ法は、Ｃｕ導体を単独で用いることができる利点が
あるが、Ｃｕ板厚が３００μｍと大きいため配線の微細
化に対応できず、Ｃｕ配線を高密度に形成することがで
きなかった。
【００１５】
【発明が解決しようとする課題】従来のＡｌＮ回路基板
１は、多層金属薄膜構造であり、ＡｌＮ基板２上に接合
層３、拡散バリア層４、導体配線層５として異なった金
属の薄膜を形成しなければならなかった。そのため、ス
パッタリング、蒸着等の薄膜形成プロセスが多くなり、
また、配線パターン作成の際のエッチング工程も長いの
で、製造プロセスが長く、コスト高になっていた。
１は、多層金属薄膜構造であり、ＡｌＮ基板２上に接合
層３、拡散バリア層４、導体配線層５として異なった金
属の薄膜を形成しなければならなかった。そのため、ス
パッタリング、蒸着等の薄膜形成プロセスが多くなり、
また、配線パターン作成の際のエッチング工程も長いの
で、製造プロセスが長く、コスト高になっていた。
【００１６】また、多層金属薄膜構造のＡｌＮ回路基板
は、異種の金属薄膜を多層化しなければならないため
に、後工程での高温処理により、金属相互拡散が生じ、
密着性の低下や抵抗の増加などが生じ、回路基板として
の信頼性の低下の原因となっていた。
は、異種の金属薄膜を多層化しなければならないため
に、後工程での高温処理により、金属相互拡散が生じ、
密着性の低下や抵抗の増加などが生じ、回路基板として
の信頼性の低下の原因となっていた。
【００１７】さらに、従来のＣｕ配線基板は、厚膜印刷
やＤＢＣ法により作製されるために、１００μｍ以下の
Ｃｕ配線を形成することが困難であった。また、ＡｌＮ
基板にＣｕ膜を直接形成する場合には、Ｃｕの活性度が
低いため、ＡｌＮ基板へのCuの密着不良が生じる恐れが
あった。
やＤＢＣ法により作製されるために、１００μｍ以下の
Ｃｕ配線を形成することが困難であった。また、ＡｌＮ
基板にＣｕ膜を直接形成する場合には、Ｃｕの活性度が
低いため、ＡｌＮ基板へのCuの密着不良が生じる恐れが
あった。
【００１８】本発明は、上述した事情を考慮してなされ
たもので、セラミック基板上に微細な薄膜パターンを形
成し、高密度化、高集積化を図るとともに信頼性の高い
セラミック回路基板およびその製造方法を提供すること
を目的とする。
たもので、セラミック基板上に微細な薄膜パターンを形
成し、高密度化、高集積化を図るとともに信頼性の高い
セラミック回路基板およびその製造方法を提供すること
を目的とする。
【００１９】本発明の他の目的は、微細な薄膜パターン
を形成する薄膜法を用い、導体層と異なる金属の接合層
を必要としないメタライズを可能にし、短い製造プロセ
スでの製造が可能なセラミック回路基板およびその製造
方法を提供するにある。
を形成する薄膜法を用い、導体層と異なる金属の接合層
を必要としないメタライズを可能にし、短い製造プロセ
スでの製造が可能なセラミック回路基板およびその製造
方法を提供するにある。
【００２０】
【課題を解決するための手段】本発明に係るセラミック
回路基板は、上述した課題を解決するために請求項１に
記載したようにセラミック基板に薄膜成膜法によりＣｕ
導体膜層を形成したセラミック回路基板において、前記
セラミック基板とＣｕ導体膜層の間にＣｕ酸化物層また
はＣｕ窒化物層を介在させたものである。
回路基板は、上述した課題を解決するために請求項１に
記載したようにセラミック基板に薄膜成膜法によりＣｕ
導体膜層を形成したセラミック回路基板において、前記
セラミック基板とＣｕ導体膜層の間にＣｕ酸化物層また
はＣｕ窒化物層を介在させたものである。
【００２１】上述した課題を解決するために、本発明に
係るセラミック回路基板は、請求項１の記載内容に加え
て、請求項２に記載したようにＣｕ酸化物層のＣｕと酸
素の比率あるいはＣｕ窒化物層のＣｕと窒素の比率を層
内で連続的あるいはステップ状に変化させたものであ
る。
係るセラミック回路基板は、請求項１の記載内容に加え
て、請求項２に記載したようにＣｕ酸化物層のＣｕと酸
素の比率あるいはＣｕ窒化物層のＣｕと窒素の比率を層
内で連続的あるいはステップ状に変化させたものであ
る。
【００２２】また、上述した課題を解決するために、セ
ラミック回路基板の製造方法では、セラミック基板上に
Ｃｕターゲットを用いて不活性ガスおよびＯ2 またはＮ
2 ガス中で薄膜成膜法によりＣｕ酸化物層またはＣｕ窒
化物層を成膜し、このＣｕ酸化物層またはＣｕ窒化物層
上にＣｕ導体膜層を形成し、このＣｕ導体膜層に配線パ
ターンを形成する製造方法を用いることができる。
ラミック回路基板の製造方法では、セラミック基板上に
Ｃｕターゲットを用いて不活性ガスおよびＯ2 またはＮ
2 ガス中で薄膜成膜法によりＣｕ酸化物層またはＣｕ窒
化物層を成膜し、このＣｕ酸化物層またはＣｕ窒化物層
上にＣｕ導体膜層を形成し、このＣｕ導体膜層に配線パ
ターンを形成する製造方法を用いることができる。
【００２３】
【作用】本発明に係るセラミック回路基板は、請求項１
に記載したように構成し、セラミック基板とＣｕ導体膜
層の間にＣｕ酸化物層またはＣｕ窒化物層を介在させる
ことにより、ＡｌＮ基板等のセラミック基板とＣｕ導体
膜層を接合するとき、中間にＣｕ酸化物層あるいはＣｕ
窒化物層が存在すると、Ｔｉ，Ｃｒ，Ｚｒ等の活性な接
合金属を用いなくても、Ｃｕ導電体層をセラミック基板
に接合させ、良好な密着性が得られ、接合層として異種
の活性金属を介在させることなく、メタライズすること
ができる。Ｃｕ導電体層は薄膜法を用いセラミック基板
上に１００μｍ以下の微細な薄膜パターンを形成でき、
高密度化、高集積化が図れ、信頼性の高いセラミック回
路基板を提供できる。
に記載したように構成し、セラミック基板とＣｕ導体膜
層の間にＣｕ酸化物層またはＣｕ窒化物層を介在させる
ことにより、ＡｌＮ基板等のセラミック基板とＣｕ導体
膜層を接合するとき、中間にＣｕ酸化物層あるいはＣｕ
窒化物層が存在すると、Ｔｉ，Ｃｒ，Ｚｒ等の活性な接
合金属を用いなくても、Ｃｕ導電体層をセラミック基板
に接合させ、良好な密着性が得られ、接合層として異種
の活性金属を介在させることなく、メタライズすること
ができる。Ｃｕ導電体層は薄膜法を用いセラミック基板
上に１００μｍ以下の微細な薄膜パターンを形成でき、
高密度化、高集積化が図れ、信頼性の高いセラミック回
路基板を提供できる。
【００２４】また、請求項２に記載したように、セラミ
ック回路基板に用いられるＣｕ酸化物層あるいはＣｕ窒
化物層は、Ｃｕと酸素の比率あるいはＣｕと窒素の比率
を連続的あるいはステップ状に変化させることにより、
ＡｌＮ基板等のセラミック基板とＣｕ導体膜層の密着強
度をより一層向上させることができる。
ック回路基板に用いられるＣｕ酸化物層あるいはＣｕ窒
化物層は、Ｃｕと酸素の比率あるいはＣｕと窒素の比率
を連続的あるいはステップ状に変化させることにより、
ＡｌＮ基板等のセラミック基板とＣｕ導体膜層の密着強
度をより一層向上させることができる。
【００２５】さらに、セラミック回路基板の製造方法
は、通常のスパッタ法、蒸着法等の薄膜成膜法で高温に
晒すことなく、密着性の優れたＣｕ導体膜層を、薄膜成
形でき、１００μｍ以下の配線パターンを形成できるの
で、高密度化、高集積化が図れる。
は、通常のスパッタ法、蒸着法等の薄膜成膜法で高温に
晒すことなく、密着性の優れたＣｕ導体膜層を、薄膜成
形でき、１００μｍ以下の配線パターンを形成できるの
で、高密度化、高集積化が図れる。
【００２６】
【実施例】以下、本発明に係るセラミック回路基板の一
実施例について説明する。
実施例について説明する。
【００２７】図１は本発明のセラミック回路基板を備え
た半導体パッケージとしてのクワドフラットパッケージ
（Quad Flat Package ；以下、ＱＦＰという。）１０を
示すものである。
た半導体パッケージとしてのクワドフラットパッケージ
（Quad Flat Package ；以下、ＱＦＰという。）１０を
示すものである。
【００２８】このＱＦＰ１０はセラミック基板であるＡ
ｌＮ基板１１上にＣｕ導体膜層１２を図２に示すように
Ｃｕ酸化物層であるＣｕｘＯ膜層１３を介して形成し、
このＣｕ導体膜層１２に配線パターンを施す。Ｃｕ導体
膜層１２は拡散バリア層を形成するＮｉ、Ｐｔなどの薄
膜層１４および活性度が低いＡｕの表面層１５が必要に
応じて順次積層されてセラミック回路基板であるＡｌＮ
回路基板１６が構成される。なお、符号１７はＡｌＮ基
板１１の酸化により形成されるＡｌ2 Ｏ3 の薄膜層であ
る。
ｌＮ基板１１上にＣｕ導体膜層１２を図２に示すように
Ｃｕ酸化物層であるＣｕｘＯ膜層１３を介して形成し、
このＣｕ導体膜層１２に配線パターンを施す。Ｃｕ導体
膜層１２は拡散バリア層を形成するＮｉ、Ｐｔなどの薄
膜層１４および活性度が低いＡｕの表面層１５が必要に
応じて順次積層されてセラミック回路基板であるＡｌＮ
回路基板１６が構成される。なお、符号１７はＡｌＮ基
板１１の酸化により形成されるＡｌ2 Ｏ3 の薄膜層であ
る。
【００２９】ＡｌＮ回路基板１６はセラミックキャップ
であるＡｌＮキャップ１８で被覆され、保護される。Ａ
ｌＮ回路基板１６はＡｇ−Ｃｕ等からなるろう材１９を
介してＣｕ等の外部リード２０が四方に接続され、ＱＦ
Ｐ１０が得られる。
であるＡｌＮキャップ１８で被覆され、保護される。Ａ
ｌＮ回路基板１６はＡｇ−Ｃｕ等からなるろう材１９を
介してＣｕ等の外部リード２０が四方に接続され、ＱＦ
Ｐ１０が得られる。
【００３０】製造されたＱＦＰ１０のＡｌＮ回路基板１
６を構成するＡｌＮ基板１１と薄膜成膜の界面付近の元
素組成成分を示す分析図を図３に示す。
６を構成するＡｌＮ基板１１と薄膜成膜の界面付近の元
素組成成分を示す分析図を図３に示す。
【００３１】次に、ＱＦＰ１０の製造手順を説明する。
【００３２】このＱＦＰ１０を構成するセラミック回路
基板１６はＹ2 Ｏ3 を焼結助剤として用いてＡｌＮ基板
１１上に単層配線をＣｕ薄膜で形成したものである。
基板１６はＹ2 Ｏ3 を焼結助剤として用いてＡｌＮ基板
１１上に単層配線をＣｕ薄膜で形成したものである。
【００３３】ＱＦＰ１０の製造に際しては、初めにＡｌ
Ｎ基板１１を用意し、このＡｌＮ基板１１の反りをなく
す一方、薄膜配線のパターニングを容易にするために研
磨を行なう。ＡｌＮ基板１１の研磨は、Ａｌ2 Ｏ3 やＳ
ｉＣなどの粉末を研磨剤として用いる。
Ｎ基板１１を用意し、このＡｌＮ基板１１の反りをなく
す一方、薄膜配線のパターニングを容易にするために研
磨を行なう。ＡｌＮ基板１１の研磨は、Ａｌ2 Ｏ3 やＳ
ｉＣなどの粉末を研磨剤として用いる。
【００３４】ＡｌＮ基板１１を研磨した後、ＡｌＮ基板
１１にスパッタリングを行なうため、ＡｌＮ基板１１を
中性洗剤や純水などの洗浄剤を用いて超音波洗浄する。
ＡｌＮ基板１１へのスパッタリングはＲＦスパッタを使
用し、ターゲットにＣｕを用い、不活性ガスであるＡｒ
とＯ2 を使用ガスに用いる。
１１にスパッタリングを行なうため、ＡｌＮ基板１１を
中性洗剤や純水などの洗浄剤を用いて超音波洗浄する。
ＡｌＮ基板１１へのスパッタリングはＲＦスパッタを使
用し、ターゲットにＣｕを用い、不活性ガスであるＡｒ
とＯ2 を使用ガスに用いる。
【００３５】ＡｌＮ基板１１上への薄膜成膜は、初めに
Ｏ2 とＡｒの混合比が体積割合で９０：１０で５分間ス
パッタリングして成膜し、続いてＯ2 とＡｒの混合比を
５０：５０で５分間スパッタ成膜し、最後に１００％Ａ
ｒで１０分間のスパッタ成膜を行ない、ＡｌＮ基板１１
上にＣｕ酸化物層１３等の被膜形成を行なう。ＲＦスパ
ッタのパワーは１ｋｗで行なう。
Ｏ2 とＡｒの混合比が体積割合で９０：１０で５分間ス
パッタリングして成膜し、続いてＯ2 とＡｒの混合比を
５０：５０で５分間スパッタ成膜し、最後に１００％Ａ
ｒで１０分間のスパッタ成膜を行ない、ＡｌＮ基板１１
上にＣｕ酸化物層１３等の被膜形成を行なう。ＲＦスパ
ッタのパワーは１ｋｗで行なう。
【００３６】このＲＦスパッタによりＡｌＮ基板１１上
に成膜される薄膜層の膜厚は下層のＣｕ酸化物層１３の
厚さが約１００ｎｍ、上層のＣｕ導体膜層１２を構成す
るCu膜層厚が約１μｍであり、層内は下層から上層に向
ってＣｕとＯ2 の比率が連続的あるいはステップ状に変
化する。
に成膜される薄膜層の膜厚は下層のＣｕ酸化物層１３の
厚さが約１００ｎｍ、上層のＣｕ導体膜層１２を構成す
るCu膜層厚が約１μｍであり、層内は下層から上層に向
ってＣｕとＯ2 の比率が連続的あるいはステップ状に変
化する。
【００３７】Ｃｕ膜層に配線を形成するため、ポジ型レ
ジストを使用して配線パターンを約１０μｍの厚さに形
成し、Ｃｕの電気メッキを行ない、Ｃｕ酸化物層１３上
にCu導体膜層１２を形成した。Ｃｕメッキの厚さは約１
０μｍである。ＡｌＮ基板１１上に形成される薄膜成膜
により形成される膜層１２，１３の厚さは約１０μｍで
ある。
ジストを使用して配線パターンを約１０μｍの厚さに形
成し、Ｃｕの電気メッキを行ない、Ｃｕ酸化物層１３上
にCu導体膜層１２を形成した。Ｃｕメッキの厚さは約１
０μｍである。ＡｌＮ基板１１上に形成される薄膜成膜
により形成される膜層１２，１３の厚さは約１０μｍで
ある。
【００３８】その後、ポジ型レジストをＡｌＮ基板１１
から剥離し、配線パターン以外のCu導体膜層１２とＣｕ
酸化物層１３を塩化第２鉄でエッチング処理し、ＡｌＮ
回路基板１６を構成した。配線パターンの配線幅は約４
０μｍで、線間は約６０μｍであり、１００μｍ以下の
Ｃｕ配線を容易に形成できる。
から剥離し、配線パターン以外のCu導体膜層１２とＣｕ
酸化物層１３を塩化第２鉄でエッチング処理し、ＡｌＮ
回路基板１６を構成した。配線パターンの配線幅は約４
０μｍで、線間は約６０μｍであり、１００μｍ以下の
Ｃｕ配線を容易に形成できる。
【００３９】ＡｌＮ回路基板１６への外部Ｃｕリード２
０の接続は、Ａｇ−Ｃｕシート２ｍｍ幅を外部リード２
０とＡｌＮ回路基板１６の間に挾んだ形でＣ治具に入れ
て例えば８３０℃で熱処理する。この熱処理により、Ａ
ｇ−Ｃｕシートは溶解し、Cu製の外部リード２０と配線
間を接続する。その際、１０００℃以上に加熱する必要
がないので、Ｃｕ酸化物が液化することもない。酸化銅
層１３の代りに窒化物層を用いる場合、Ａｇ−Ｃｕシー
トの代りにＳｎ−Ｐｂシートからなる外部リードを用い
ればよい。このとき、２３０℃程度と比較的低温の熱処
理でもよいので、窒化物の還元を防ぐことができる。
０の接続は、Ａｇ−Ｃｕシート２ｍｍ幅を外部リード２
０とＡｌＮ回路基板１６の間に挾んだ形でＣ治具に入れ
て例えば８３０℃で熱処理する。この熱処理により、Ａ
ｇ−Ｃｕシートは溶解し、Cu製の外部リード２０と配線
間を接続する。その際、１０００℃以上に加熱する必要
がないので、Ｃｕ酸化物が液化することもない。酸化銅
層１３の代りに窒化物層を用いる場合、Ａｇ−Ｃｕシー
トの代りにＳｎ−Ｐｂシートからなる外部リードを用い
ればよい。このとき、２３０℃程度と比較的低温の熱処
理でもよいので、窒化物の還元を防ぐことができる。
【００４０】第１実施例では、超音波洗浄されたＡｌＮ
基板１１にＲＦスパッタを用いてスパッタリングした例
を示したが、この変形例として洗浄されたＡｌＮ基板１
１に通常の蒸着法による蒸着を行なって、薄膜成膜を行
なってもよい。
基板１１にＲＦスパッタを用いてスパッタリングした例
を示したが、この変形例として洗浄されたＡｌＮ基板１
１に通常の蒸着法による蒸着を行なって、薄膜成膜を行
なってもよい。
【００４１】この場合には、洗浄されたＡｌＮ基板１１
に蒸着を行なう。ＡｌＮ基板１１へのスパッタリングに
Ｅガンを使用し、ターゲットにＣｕを用い、使用ガスに
不活性ガスであるＡｒとＯ2 を用いた。
に蒸着を行なう。ＡｌＮ基板１１へのスパッタリングに
Ｅガンを使用し、ターゲットにＣｕを用い、使用ガスに
不活性ガスであるＡｒとＯ2 を用いた。
【００４２】ＡｌＮ基板１１へのＣｕ酸化物層（Ｃｕｘ
Ｏ）層１３の成膜は、初めにＯ2 とＡｒの混合比が８
０：２０で３０秒間行ない、続けてＯ2 とＡｒの混合比
を５０：５０で３０秒間成膜し、最後に１００％Ａｒで
１分間成膜した。Ｅガンの入力は５００Ｗである。
Ｏ）層１３の成膜は、初めにＯ2 とＡｒの混合比が８
０：２０で３０秒間行ない、続けてＯ2 とＡｒの混合比
を５０：５０で３０秒間成膜し、最後に１００％Ａｒで
１分間成膜した。Ｅガンの入力は５００Ｗである。
【００４３】この場合にも、ＡｌＮ基板１１上の下層に
成膜されるＣｕ酸化物（ＣｕｘＯ）層１３の厚さが約１
００ｎｍ、上層のＣｕ導体膜層１２を構成するＣｕ膜層
の厚さが約１μｍであり、Ｃｕ酸化物層１３内は下層か
ら上層に向ってＣｕとＯ2 の比率が連続的あるいはステ
ップ状に変化する。
成膜されるＣｕ酸化物（ＣｕｘＯ）層１３の厚さが約１
００ｎｍ、上層のＣｕ導体膜層１２を構成するＣｕ膜層
の厚さが約１μｍであり、Ｃｕ酸化物層１３内は下層か
ら上層に向ってＣｕとＯ2 の比率が連続的あるいはステ
ップ状に変化する。
【００４４】Ｃｕ膜層上に配線を形成するためのＣｕの
電気メッキや配線パターンを形成する塩化第２鉄による
エッチング処理、外部リードの接続は、第１実施例と異
ならないので説明を省略する。この場合にも、配線パタ
ーンの配線幅は約４０μｍで、線間は約６０μｍのＡｌ
Ｎ回路基板１６が得られた。
電気メッキや配線パターンを形成する塩化第２鉄による
エッチング処理、外部リードの接続は、第１実施例と異
ならないので説明を省略する。この場合にも、配線パタ
ーンの配線幅は約４０μｍで、線間は約６０μｍのＡｌ
Ｎ回路基板１６が得られた。
【００４５】図４および図５は本発明の第２実施例を示
すもので、セラミック回路基板を備えた半導体パッケー
ジ１０Ａを示すものである。
すもので、セラミック回路基板を備えた半導体パッケー
ジ１０Ａを示すものである。
【００４６】この半導体パッケージ１０Ａは、セラミッ
ク基板であるＡｌＮ基板１１上にCu導体膜層２１をＣｕ
酸化物層であるＣｕ2 Ｏ層２２を介して薄膜成膜し、こ
のCu導体膜層２１に配線パターンを施してＡｌＮ回路基
板２３をセラミック回路基板として構成する。Ｃｕ導体
膜層２１上にはＳｎやＳｎ−Ｐｂからなるバンプ２６を
介してチップコンデンサ２４が所要部に載せられる。
ク基板であるＡｌＮ基板１１上にCu導体膜層２１をＣｕ
酸化物層であるＣｕ2 Ｏ層２２を介して薄膜成膜し、こ
のCu導体膜層２１に配線パターンを施してＡｌＮ回路基
板２３をセラミック回路基板として構成する。Ｃｕ導体
膜層２１上にはＳｎやＳｎ−Ｐｂからなるバンプ２６を
介してチップコンデンサ２４が所要部に載せられる。
【００４７】ＡｌＮ回路基板２３はキャップ２５で覆わ
れる一方、ＡｌＮ回路基板２３の配線にＣｕ等からなる
外部リード２０がろう材１９を介して接続され、半導体
パッケージ１０Ａが構成される。ろう材１９は例えばＡ
ｇ−Ｃｕシートで形成される。
れる一方、ＡｌＮ回路基板２３の配線にＣｕ等からなる
外部リード２０がろう材１９を介して接続され、半導体
パッケージ１０Ａが構成される。ろう材１９は例えばＡ
ｇ−Ｃｕシートで形成される。
【００４８】次に、半導体パッケージ１０Ａを構成する
セラミック回路基板２３の製造手順を説明する。
セラミック回路基板２３の製造手順を説明する。
【００４９】この半導体パッケージ１０Ａを構成するセ
ラミック回路基板２３は、Ｙ2 Ｏ3を焼結助剤として用
い、ＡｌＮ基板１１に単層配線をＣｕ薄膜で形成したも
のである。
ラミック回路基板２３は、Ｙ2 Ｏ3を焼結助剤として用
い、ＡｌＮ基板１１に単層配線をＣｕ薄膜で形成したも
のである。
【００５０】セラミック回路基板２３の製造には、セラ
ミック基板であるＡｌＮ基板１１を用意してこのＡｌＮ
基板１１の反りをなくす一方、薄膜配線のパターニング
を容易にするために、Ａｌ2 Ｏ3 やＳｉＣなどの粉末を
用いて研磨を行なう。
ミック基板であるＡｌＮ基板１１を用意してこのＡｌＮ
基板１１の反りをなくす一方、薄膜配線のパターニング
を容易にするために、Ａｌ2 Ｏ3 やＳｉＣなどの粉末を
用いて研磨を行なう。
【００５１】ＡｌＮ基板１１を研磨した後、ＡｌＮ基板
１１にスパッタリングを行なうために、ＡｌＮ基板１１
を中性洗剤や純水などを用いて超音波洗浄する。ＡｌＮ
基板１１へのスパッタリングは、ＲＦスパッタを使用し
てターゲットにＣｕを用い、使用ガスにＯ2 と不活性ガ
ス、例えばＡｒを用いる。
１１にスパッタリングを行なうために、ＡｌＮ基板１１
を中性洗剤や純水などを用いて超音波洗浄する。ＡｌＮ
基板１１へのスパッタリングは、ＲＦスパッタを使用し
てターゲットにＣｕを用い、使用ガスにＯ2 と不活性ガ
ス、例えばＡｒを用いる。
【００５２】ＡｌＮ基板１１への薄膜成膜は、初めにＯ
2 とＡｒの混合比が体積割合で９０：１０で５分間スパ
ッタリングして成膜し、続いてＯ2 とＡｒの混合比を５
０：５０で５分間薄膜成膜し、最後に１００％Ａｒで１
０分間のスパッタ成膜を行なう。ＲＦスパッタのパワー
は１ｋｗである。
2 とＡｒの混合比が体積割合で９０：１０で５分間スパ
ッタリングして成膜し、続いてＯ2 とＡｒの混合比を５
０：５０で５分間薄膜成膜し、最後に１００％Ａｒで１
０分間のスパッタ成膜を行なう。ＲＦスパッタのパワー
は１ｋｗである。
【００５３】ＡｌＮ基板１１へのスパッタリングにより
下層にＣｕ酸化物層２２が、上層にＣｕ導体膜層２１を
構成するＣｕ膜層が形成される。下層のＣｕ酸化物層２
２の膜厚は約１００ｎｍ、上層のＣｕ膜層は約１μｍで
ある。
下層にＣｕ酸化物層２２が、上層にＣｕ導体膜層２１を
構成するＣｕ膜層が形成される。下層のＣｕ酸化物層２
２の膜厚は約１００ｎｍ、上層のＣｕ膜層は約１μｍで
ある。
【００５４】Ｃｕ膜層上に配線を形成するため、ポジ型
レジストを用いて配線パターンを約１０μｍ厚に形成
し、Ｃｕの電気メッキを行なった。Ｃｕメッキの厚さは
約１０μｍである。
レジストを用いて配線パターンを約１０μｍ厚に形成
し、Ｃｕの電気メッキを行なった。Ｃｕメッキの厚さは
約１０μｍである。
【００５５】Ｃｕメッキ後、ポジ型レジストを剥離し、
配線パターン以外のＣｕ導体膜層２１とＣｕ酸化物層２
２を塩化第２鉄でエッチング処理してＡｌＮ回路基板２
３を構成した。この場合にも、ＡｌＮ基板１１上の薄膜
成膜により形成される膜厚は約１０μｍ程度とすること
ができる。
配線パターン以外のＣｕ導体膜層２１とＣｕ酸化物層２
２を塩化第２鉄でエッチング処理してＡｌＮ回路基板２
３を構成した。この場合にも、ＡｌＮ基板１１上の薄膜
成膜により形成される膜厚は約１０μｍ程度とすること
ができる。
【００５６】得られたＡｌＮ回路基板２３の配線パター
ンの線幅は約４０μｍで、線間は約６０μｍであり、１
００μｍ以下のＣｕ配線を容易に得ることができる。
ンの線幅は約４０μｍで、線間は約６０μｍであり、１
００μｍ以下のＣｕ配線を容易に得ることができる。
【００５７】この第２実施例の変形例として、ＡｌＮ基
板１１を超音波洗浄した後、ＡｌＮ基板１１表面に酸化
膜（Ａｌ2 Ｏ3 ）を形成するため、ＡｌＮ基板１１を純
水中に浸漬させて約１００℃に加熱する。これによりＡ
ｌＮ基板１１表面に酸化膜を形成した状態で、ＡｌＮ基
板１１にＲＦスパッタを用いてスパッタリングを行なっ
てもよい。ＡｌＮ基板１１のスパッタリング以降の製造
工程は、第２実施例で示すものと異ならないので説明を
省略する。
板１１を超音波洗浄した後、ＡｌＮ基板１１表面に酸化
膜（Ａｌ2 Ｏ3 ）を形成するため、ＡｌＮ基板１１を純
水中に浸漬させて約１００℃に加熱する。これによりＡ
ｌＮ基板１１表面に酸化膜を形成した状態で、ＡｌＮ基
板１１にＲＦスパッタを用いてスパッタリングを行なっ
てもよい。ＡｌＮ基板１１のスパッタリング以降の製造
工程は、第２実施例で示すものと異ならないので説明を
省略する。
【００５８】この変形例によっても、配線パターンの配
線幅が約４０μｍで、線間は約６０μｍのＡｌＮ回路基
板が得られた。
線幅が約４０μｍで、線間は約６０μｍのＡｌＮ回路基
板が得られた。
【００５９】図６は本発明の第３実施例を示すもので、
セラミック回路基板を備えた半導体パッケージとしての
ピングリッドアレイパッケージ（Pin Grid Array Packa
ge：以下ＰＧＡという。）１０Ｂを示すものである。
セラミック回路基板を備えた半導体パッケージとしての
ピングリッドアレイパッケージ（Pin Grid Array Packa
ge：以下ＰＧＡという。）１０Ｂを示すものである。
【００６０】このＰＧＡ１０Ｂは、Ｙ2 Ｏ3 を焼結助剤
としてセラミック基板であるＡｌＮ同時焼成基板３０に
単層配線をＣｕ薄膜で形成したものである。
としてセラミック基板であるＡｌＮ同時焼成基板３０に
単層配線をＣｕ薄膜で形成したものである。
【００６１】図５に示すＰＧＡ１０Ｂは、パッケージ下
面からリードピン３１を取り出すＬＳＩパッケージの一
種であり、セラミック基板であるＡｌＮ同時焼成基板３
０上にＣｕ酸化物層２２を介して配線パターンを形成し
たＣｕ導体膜層２１が積層されてＡｌＮ回路基板３３が
セラミック回路基板として構成される。
面からリードピン３１を取り出すＬＳＩパッケージの一
種であり、セラミック基板であるＡｌＮ同時焼成基板３
０上にＣｕ酸化物層２２を介して配線パターンを形成し
たＣｕ導体膜層２１が積層されてＡｌＮ回路基板３３が
セラミック回路基板として構成される。
【００６２】ＡｌＮ回路基板３３はＡｇ−Ｃｕろう材３
４を介してキャップで一体に被覆されてＰＧＡ１０Ｂが
構成され、このＰＧＡ１０Ｂはパッケージ下面からリー
ドピン３１が取り出される構成となっている。
４を介してキャップで一体に被覆されてＰＧＡ１０Ｂが
構成され、このＰＧＡ１０Ｂはパッケージ下面からリー
ドピン３１が取り出される構成となっている。
【００６３】次に、ＰＧＡ１０Ｂを構成するセラミック
回路基板３３の製造手順を説明する。
回路基板３３の製造手順を説明する。
【００６４】このＰＧＡ１０Ｂは、Ｙ2 Ｏ3 を焼結助剤
として用い、セラミック基板であるＡｌＮ同時焼成基板
３０に単層配線をＣｕ薄膜で形成したものである。
として用い、セラミック基板であるＡｌＮ同時焼成基板
３０に単層配線をＣｕ薄膜で形成したものである。
【００６５】このＰＧＡ１０Ｂの製造に際して、初めに
ＡｌＮ同時焼成基板３０の反りをなくす一方、薄膜配線
のパターニングを容易にするために研磨を行なう。Ａｌ
Ｎ同時焼成基板３０の研磨は、Ａｌ2 Ｏ3 やＳｉＣなど
の粉末を研磨剤として用いる。
ＡｌＮ同時焼成基板３０の反りをなくす一方、薄膜配線
のパターニングを容易にするために研磨を行なう。Ａｌ
Ｎ同時焼成基板３０の研磨は、Ａｌ2 Ｏ3 やＳｉＣなど
の粉末を研磨剤として用いる。
【００６６】ＡｌＮ同時焼成基板３０を研磨した後、Ａ
ｌＮ同時焼成基板３０にスパッタリングを行なうため、
基板を中性洗剤や純水などで超音波洗浄する。ＡｌＮ同
時焼成基板３０へのスパッタリングは、ＲＦスパッタを
使用し、ターゲットにＣｕを用いて使用ガスにＯ2 と不
活性ガスであるＡｒを用いて薄膜形成を行なう。
ｌＮ同時焼成基板３０にスパッタリングを行なうため、
基板を中性洗剤や純水などで超音波洗浄する。ＡｌＮ同
時焼成基板３０へのスパッタリングは、ＲＦスパッタを
使用し、ターゲットにＣｕを用いて使用ガスにＯ2 と不
活性ガスであるＡｒを用いて薄膜形成を行なう。
【００６７】ＡｌＮ同時焼成基板３０への薄膜成膜は、
初めにＯ2 とＡｒの混合比が体積割合で９０：１０で５
分間スパッタリングして成膜し、続いてＯ2 とＡｒの混
合比を５０：５０で５分間スパッタ成膜し、最後に１０
０％Ａｒで１０分間のスパッタ成膜を行ない、ＡｌＮ同
時焼成基板３０上に薄膜成膜を行なう。ＲＦスパッタの
パワーは１ｋｗで行なう。
初めにＯ2 とＡｒの混合比が体積割合で９０：１０で５
分間スパッタリングして成膜し、続いてＯ2 とＡｒの混
合比を５０：５０で５分間スパッタ成膜し、最後に１０
０％Ａｒで１０分間のスパッタ成膜を行ない、ＡｌＮ同
時焼成基板３０上に薄膜成膜を行なう。ＲＦスパッタの
パワーは１ｋｗで行なう。
【００６８】このＲＦスパッタにより、ＡｌＮ同時焼成
基板３０上に下層のＣｕ酸化物層２２と上層にＣｕ導体
膜層２１で構成するＣｕ膜層が薄膜成膜される。薄膜成
膜の膜厚は、下層のＣｕ酸化物層２２が約１００ｎｍ
厚、上層のＣｕ膜層が約１μｍ厚である。Ｃｕ膜層上に
配線を形成するため、ポジ型レジストを用いて配線パタ
ーンを約１０μｍ厚形成してＣｕの電気メッキを行な
う。Ｃｕメッキの厚さは、例えば約１０μｍである。
基板３０上に下層のＣｕ酸化物層２２と上層にＣｕ導体
膜層２１で構成するＣｕ膜層が薄膜成膜される。薄膜成
膜の膜厚は、下層のＣｕ酸化物層２２が約１００ｎｍ
厚、上層のＣｕ膜層が約１μｍ厚である。Ｃｕ膜層上に
配線を形成するため、ポジ型レジストを用いて配線パタ
ーンを約１０μｍ厚形成してＣｕの電気メッキを行な
う。Ｃｕメッキの厚さは、例えば約１０μｍである。
【００６９】Ｃｕメッキ後、ＡｌＮ同時焼成基板３０か
らポジ型レジストを剥離し、配線パターン以外のＣｕ導
体膜層２１とＣｕ酸化物層２２をエッチング処理液とし
て塩化第２鉄でエッチング処理し、ＡｌＮ回路基板３３
をセラミック回路基板として構成する。配線パターンの
配線幅が約４０μｍ、線間が約６０μｍのＡｌＮ回路基
板３３を得ることができた。
らポジ型レジストを剥離し、配線パターン以外のＣｕ導
体膜層２１とＣｕ酸化物層２２をエッチング処理液とし
て塩化第２鉄でエッチング処理し、ＡｌＮ回路基板３３
をセラミック回路基板として構成する。配線パターンの
配線幅が約４０μｍ、線間が約６０μｍのＡｌＮ回路基
板３３を得ることができた。
【００７０】ＡｌＮ回路基板３３へのリードピン３１は
コバール製で、棒端に皿がついたヘッド形状に構成され
る。リードピン３１のヘッド３６には、例えばＡｇ−Ｃ
ｕのろう材３４が付着され、リードピン３１のヘッド３
５とＡｌＮ同時焼成基板３０を合せる形で、Ｃ製治具に
納め、例えば８３０℃で熱処理を行なう。ろう材３４は
熱処理により溶解して薄膜配線とリードピンの接合が行
なわれ、ＰＧＡ１０Ｂが作られる。
コバール製で、棒端に皿がついたヘッド形状に構成され
る。リードピン３１のヘッド３６には、例えばＡｇ−Ｃ
ｕのろう材３４が付着され、リードピン３１のヘッド３
５とＡｌＮ同時焼成基板３０を合せる形で、Ｃ製治具に
納め、例えば８３０℃で熱処理を行なう。ろう材３４は
熱処理により溶解して薄膜配線とリードピンの接合が行
なわれ、ＰＧＡ１０Ｂが作られる。
【００７１】なお、本発明によるセラミック回路基板の
各実施例では、セラミック基板であるＡｌＮ基板上に薄
膜成膜されるＣｕ導体膜層の間にＣｕ酸化物（Ｃｕｘ
Ｏ）層を一体に介装し、このＣｕ酸化物層によりＣｕ導
体膜層の密着性を高めた例を示したが、このＣｕ酸化物
層に代えてＣｕ窒化物層を一体に介在して接合層として
利用し、Ｃｕ導体膜層の密着性を改善してもよい。
各実施例では、セラミック基板であるＡｌＮ基板上に薄
膜成膜されるＣｕ導体膜層の間にＣｕ酸化物（Ｃｕｘ
Ｏ）層を一体に介装し、このＣｕ酸化物層によりＣｕ導
体膜層の密着性を高めた例を示したが、このＣｕ酸化物
層に代えてＣｕ窒化物層を一体に介在して接合層として
利用し、Ｃｕ導体膜層の密着性を改善してもよい。
【００７２】いずれにしても、ＡｌＮ基板とＣｕ導体膜
層との間にＣｕ酸化物（ＣｕｘＯ）層あるいはＣｕ窒化
物層を一体に介装させることにより、接合層として活性
なZr、Ｔｉ等の異種金属を用いる必要がない。Ｃｕ窒化
物層の形成には使用ガスとしてＮ2 ガスとＡｒ等の不活
性ガスが用いられる。
層との間にＣｕ酸化物（ＣｕｘＯ）層あるいはＣｕ窒化
物層を一体に介装させることにより、接合層として活性
なZr、Ｔｉ等の異種金属を用いる必要がない。Ｃｕ窒化
物層の形成には使用ガスとしてＮ2 ガスとＡｒ等の不活
性ガスが用いられる。
【００７３】
【発明の効果】以上に述べたように本発明に係るセラミ
ック回路基板は、請求項１に記載したように構成し、セ
ラミック基板とＣｕ導体膜層の間にＣｕ酸化物層または
Ｃｕ窒化物層を介装させることにより、ＡｌＮ基板等の
セラミック基板とＣｕ導体膜層を接合するとき、中間に
Ｃｕ酸化物層あるいはＣｕ窒化物層が存在すると、Ｔ
ｉ，Ｃｒ，Ｚｒ等の活性な接合金属を用いなくても、Ｃ
ｕ導電体層をセラミック基板に接合させ、良好な密着性
が得られ、接合層として異種の活性金属を介在させるこ
となく、メタライズすることができる。Ｃｕ導電体層は
セラミック基板上に１００μｍ以下の厚さの薄膜にて成
形できるので、微細な薄膜パターンを形成でき、高密度
化、高集積化が図れ、信頼性の高いセラミック回路基板
を提供できる。
ック回路基板は、請求項１に記載したように構成し、セ
ラミック基板とＣｕ導体膜層の間にＣｕ酸化物層または
Ｃｕ窒化物層を介装させることにより、ＡｌＮ基板等の
セラミック基板とＣｕ導体膜層を接合するとき、中間に
Ｃｕ酸化物層あるいはＣｕ窒化物層が存在すると、Ｔ
ｉ，Ｃｒ，Ｚｒ等の活性な接合金属を用いなくても、Ｃ
ｕ導電体層をセラミック基板に接合させ、良好な密着性
が得られ、接合層として異種の活性金属を介在させるこ
となく、メタライズすることができる。Ｃｕ導電体層は
セラミック基板上に１００μｍ以下の厚さの薄膜にて成
形できるので、微細な薄膜パターンを形成でき、高密度
化、高集積化が図れ、信頼性の高いセラミック回路基板
を提供できる。
【００７４】また、請求項２に記載したように、セラミ
ック回路基板に用いられるＣｕ酸化物層あるいはＣｕ窒
化物層は、Ｃｕと酸素の比率あるいはＣｕと窒素の比率
を連続的あるいはステップ状に変化させることにより、
ＡｌＮ基板等のセラミック基板とＣｕ導体膜層の密着強
度をより一層向上させることができる。
ック回路基板に用いられるＣｕ酸化物層あるいはＣｕ窒
化物層は、Ｃｕと酸素の比率あるいはＣｕと窒素の比率
を連続的あるいはステップ状に変化させることにより、
ＡｌＮ基板等のセラミック基板とＣｕ導体膜層の密着強
度をより一層向上させることができる。
【００７５】さらに、本発明に係るセラミック回路基板
の製造方法を、請求項３に記載したようにした場合に
は、通常のスパッタ法、蒸着法等の薄膜成膜法で高温に
晒すことなく、密着性の優れたＣｕ導体膜層を、薄膜成
形でき、１００μｍ以下の配線パターンを形成できるの
で、高密度化、高集積化が図れる。
の製造方法を、請求項３に記載したようにした場合に
は、通常のスパッタ法、蒸着法等の薄膜成膜法で高温に
晒すことなく、密着性の優れたＣｕ導体膜層を、薄膜成
形でき、１００μｍ以下の配線パターンを形成できるの
で、高密度化、高集積化が図れる。
【図１】本発明の第１実施例を示すもので、セラミック
回路基板を備えたＱＦＰの一例を示す図。
回路基板を備えたＱＦＰの一例を示す図。
【図２】図１のＱＦＰを構成するセラミック回路基板の
Ａ部の断面構造を示す図。
Ａ部の断面構造を示す図。
【図３】セラミック回路基板のセラミック基板と薄膜成
膜部の界面付近の組成分析図。
膜部の界面付近の組成分析図。
【図４】本発明の第２実施例を示すもので、セラミック
回路基板を備えた半導体パッケージの一例を示す図。
回路基板を備えた半導体パッケージの一例を示す図。
【図５】図４の半導体パッケージを構成するセラミック
回路基板のＢ部の断面図。
回路基板のＢ部の断面図。
【図６】本発明の第３実施例を示すもので、セラミック
回路基板を備えたＰＧＡの一例を示す図。
回路基板を備えたＰＧＡの一例を示す図。
【図７】図６のＰＧＡを構成するセラミック回路基板の
Ｃ部の断面図。
Ｃ部の断面図。
【図８】従来のセラミック回路基板を示す図。
１０ ＱＦＰ（Quad Flat Package ） １０Ａ 半導体パッケージ １０Ｂ ＰＧＡ（Pin Grid Array Package） １１ ＡｌＮ基板（セラミック基板） １２，２１ Ｃｕ導体膜層 １３，２２ Ｃｕ酸化物層 １６，２３，３３ ＡｌＮ回路基板（セラミック回路基
板） １８ ＡｌＮキャップ ２０ リード ２５ キャップ ３１ リードピン ３５ ヘッド
板） １８ ＡｌＮキャップ ２０ リード ２５ キャップ ３１ リードピン ３５ ヘッド
───────────────────────────────────────────────────── フロントページの続き (72)発明者 安本 恭章 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝研究開発センター内 (72)発明者 岩瀬 暢男 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝研究開発センター内
Claims (2)
- 【請求項１】 セラミック基板に薄膜成膜法によりＣｕ
導体膜層を形成したセラミック回路基板において、前記
セラミック基板とＣｕ導体膜層の間にＣｕ酸化物層また
はＣｕ窒化物層を介装させたことを特徴とするセラミッ
ク回路基板。 - 【請求項２】 Ｃｕ酸化物層のＣｕと酸素の比率あるい
はＣｕ窒化物層のCuと窒素の比率を層内で連続的あるい
はステップ状に変化させた請求項１に記載のセラミック
回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5239840A JPH0794631A (ja) | 1993-09-27 | 1993-09-27 | セラミック回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5239840A JPH0794631A (ja) | 1993-09-27 | 1993-09-27 | セラミック回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0794631A true JPH0794631A (ja) | 1995-04-07 |
Family
ID=17050652
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5239840A Pending JPH0794631A (ja) | 1993-09-27 | 1993-09-27 | セラミック回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0794631A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017201686A (ja) * | 2016-04-28 | 2017-11-09 | 三ツ星ベルト株式会社 | メタライズ基板及びその製造方法 |
| JP2023539423A (ja) * | 2020-07-30 | 2023-09-14 | ロジャーズ ジャーマニー ゲーエムベーハー | 金属‐セラミック基板を製造するためのプロセスおよびそのような方法を用いて製造された金属‐セラミック基板 |
-
1993
- 1993-09-27 JP JP5239840A patent/JPH0794631A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017201686A (ja) * | 2016-04-28 | 2017-11-09 | 三ツ星ベルト株式会社 | メタライズ基板及びその製造方法 |
| JP2023539423A (ja) * | 2020-07-30 | 2023-09-14 | ロジャーズ ジャーマニー ゲーエムベーハー | 金属‐セラミック基板を製造するためのプロセスおよびそのような方法を用いて製造された金属‐セラミック基板 |
| JP2025123391A (ja) * | 2020-07-30 | 2025-08-22 | ロジャーズ ジャーマニー ゲーエムベーハー | 金属‐セラミック基板を製造するためのプロセスおよびそのような方法を用いて製造された金属‐セラミック基板 |
| US12552722B2 (en) | 2020-07-30 | 2026-02-17 | Rogers Germany Gmbh | Process for producing a metal-ceramic substrate, and a metal-ceramic substrate produced using such a method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4525383A (en) | Method for manufacturing multilayer circuit substrate | |
| US4463059A (en) | Layered metal film structures for LSI chip carriers adapted for solder bonding and wire bonding | |
| US4751349A (en) | Zirconium as an adhesion material in a multi-layer metallic structure | |
| JP5284314B2 (ja) | 小型電子機器、その形成方法、およびシステム | |
| JP3373324B2 (ja) | バンプｉｃパッケージ用薄膜回路金属システム | |
| JPH01302842A (ja) | 多層配線構造の半導体装置 | |
| JPH11340265A (ja) | 半導体装置及びその製造方法 | |
| JPH0214794B2 (ja) | ||
| HK1000549B (en) | Film circuit metal system for use with bumped ic packages | |
| JPH0235475B2 (ja) | ||
| JP2501272B2 (ja) | 多層セラミックス回路基板 | |
| JPS616882A (ja) | 超電導集積回路の端子電極とその製造方法 | |
| JP3015491B2 (ja) | ＡｌＮ基板 | |
| JP3723350B2 (ja) | 配線基板およびその製造方法 | |
| JPS61121489A (ja) | 基板製造用Ｃｕ配線シ−ト | |
| JP3585964B2 (ja) | セラミックス表面配線基体 | |
| JPH02299289A (ja) | 回路基板及びその製造方法 | |
| JPH06112339A (ja) | セラミックパッケージ | |
| JPH0114715B2 (ja) | ||
| JP2000236039A (ja) | 配線基板およびその製造方法 | |
| JPS6086840A (ja) | 半導体装置の製造方法 | |
| JPH11330292A (ja) | 多層基板 | |
| JPH06283844A (ja) | 絶縁回路基板 | |
| JPH03133138A (ja) | 集積回路用パッケージのバンプの製造方法 | |
| JPS60198763A (ja) | ピン付基板およびその製造方法 |