JPH0794643A - 半導体チップバーンイン用ソケット - Google Patents

半導体チップバーンイン用ソケット

Info

Publication number
JPH0794643A
JPH0794643A JP5233254A JP23325493A JPH0794643A JP H0794643 A JPH0794643 A JP H0794643A JP 5233254 A JP5233254 A JP 5233254A JP 23325493 A JP23325493 A JP 23325493A JP H0794643 A JPH0794643 A JP H0794643A
Authority
JP
Japan
Prior art keywords
chip
semiconductor chip
burn
electrode
socket
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5233254A
Other languages
English (en)
Other versions
JP2856647B2 (ja
Inventor
Masahiko Sakurai
正彦 櫻井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP5233254A priority Critical patent/JP2856647B2/ja
Priority to US08/299,626 priority patent/US5523586A/en
Publication of JPH0794643A publication Critical patent/JPH0794643A/ja
Application granted granted Critical
Publication of JP2856647B2 publication Critical patent/JP2856647B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/04Housings; Supporting members; Arrangements of terminals
    • G01R1/0408Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433Sockets for IC's or transistors
    • G01R1/0475Sockets for IC's or transistors for TAB IC's
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/874On different surfaces
    • H10W72/884Die-attach connectors and bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/722Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between stacked chips

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

(57)【要約】 【目的】本発明は、半導体チップのバーンイン検査に用
いられるベアチップバーンイン用ソケットにおいて、安
価で、かつその作業性を向上できるようにすることを最
も主要な特徴とする。 【構成】たとえば、透明なガラスなどからなる蓋材12
に、微細加工が可能で安価なTABテープ17を固着す
る。そして、このTABテープ17を用いて、チップ収
納容器11の凹部11a内に収納された半導体チップ1
4のチップ電極14aと、内部電極16とを電気的に接
続する。その際、TABテープ17とチップ電極14a
および内部電極16との位置合わせを、蓋材12上より
TABテープ17を透視した状態で容易に行える構成と
なっている。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、たとえば信頼性の確
認された良品の半導体チップだけを組み立て工程に供給
するためのバーンイン検査に用いられる半導体チップバ
ーンイン用ソケットに関するもので、特にベアチップ状
態でのバーンイン検査に使用されるものである。
【0002】
【従来の技術】従来、半導体チップのバーンイン検査
は、たとえば半導体チップをプラスチックパッケージや
セラミックパッケージ、あるいはTCP(Tape C
arrier Package)に組み立てた状態で行
われていた。
【0003】そして、信頼性の確認された良品の半導体
チップだけをスクリーニングして、パッケージの状態で
組み立て工程に供給するようになっていた。しかし、パ
ッケージの状態でバーンイン検査を行ったものの場合、
そのサイズがベアチップよりも大きくなるため、マルチ
チップモジュールやICカードといった小型化・薄型化
の組み立て技術が要求される高密度実装には適さない。
【0004】また、バーンイン検査で不良とされた半導
体チップは、そのパッケージコストを含めた製造コスト
がまったく無駄なものとなり、良品のコストアップにつ
ながるものとなっている。
【0005】そこで、ベアチップの状態でバーンイン検
査を実施し、良品の半導体チップをベアチップの状態で
供給することを可能にした技術が提案されている。これ
は、たとえば半導体チップをベアチップの状態でソケッ
ト内に収納し、このソケットを用いてバーンイン検査を
行うものである。
【0006】この、ベアチップの状態でのバーンイン検
査に用いられるソケットとしては、たとえば図2に示す
ように、セラミックなどからなる下容器101と上容器
102とからなっている。
【0007】下容器101には、半導体チップ103が
ベアチップの状態で収納される凹部101aが形成され
ており、この凹部101a内には、半導体チップ103
のチップ電極に対応して設けられた突起電極104を有
する配線基板105が配設されている。
【0008】また、下容器101には外部電極106お
よび内部電極107が設けられるとともに、その内部電
極107と上記配線基板105とがワイヤ108を介し
て電気的に接続されている。
【0009】一方、上容器102には、上記下容器10
1の凹部101a内に収納された半導体チップ103
を、そのチップ電極が配線基板105上の突起電極10
4に接触するように押圧するための加圧子109が設け
られている。
【0010】この加圧子109は、弾性体110を介し
て上記上容器102に取り付けられているとともに、加
圧力調整リング111によってその加圧力が調整できる
ようになっている。
【0011】このように、下容器101の凹部101a
内に半導体チップ103を収納し、そのチップ電極を配
線基板105上の突起電極104に接触させるべく、上
容器102に設けられた加圧子109により半導体チッ
プ103を押圧させつつバーンイン検査を行うものの
他、半導体チップのチップ電極を上向きにして容器にセ
ットするとともに、プローブ針の取り付けられた蓋を、
プローブ針がチップ電極に対応するようにセットしてバ
ーンイン検査を行うものも考案されている。
【0012】しかしながら、上記したソケットにおいて
は、チップ電極に対応した突起電極104やプローブ針
を設けるためのコストが、チップ電極のピッチが狭くな
ればなるほど高価なものとなるという問題があった。
【0013】また、突起電極104を用いるソケットの
場合、その耐用回数が短い、プローブ針を用いるソケッ
トの場合、チップ電極との位置合わせが難しいなどの欠
点があった。
【0014】
【発明が解決しようとする課題】上記したように、従来
においては、ベアチップバーンイン用ソケット自体のコ
ストおよびバーンイン検査にかかる作業コストが高く、
これが良品のコストアップを招くといった問題があっ
た。
【0015】そこで、この発明は、半導体ベアチップの
バーンイン検査を容易に実施でき、信頼性が確認された
良品の半導体ベアチップを安価に得ることが可能な半導
体チップバーンイン用ソケットを提供することを目的と
している。
【0016】
【課題を解決するための手段】上記の目的を達成するた
めに、この発明の半導体チップバーンイン用ソケットに
あっては、外部端子および内部端子を有するとともに、
半導体チップをベアチップ状態で収納する凹部が設けら
れたチップ収納容器と、このチップ収納容器の凹部に収
納された前記半導体チップのチップ電極と前記内部端子
とに対応したリード端子を有するTAB方式のリードフ
レームが貼り付けられた透明な蓋材と、この蓋材を、そ
のリード端子が、前記半導体チップのチップ電極と前記
内部端子とに接触された状態で前記チップ収納容器に固
定するクランプ治具とから構成されている。
【0017】
【作用】この発明は、上記した手段により、安価で作業
性のよいソケットを実現できるようになるため、ソケッ
ト自体のコストおよびバーンイン検査にかかる作業コス
トが良品のコストに反映されるのを防ぐことが可能とな
るものである。
【0018】
【実施例】以下、この発明の一実施例について図面を参
照して説明する。図1は、本発明にかかる半導体チップ
のベアチップバーンイン用ソケットの概略構成を示すも
のである。
【0019】すなわち、このソケットは、セラミックや
耐熱性樹脂などからなるチップ収納容器11と、ガラス
などの透視可能な透明部材からなる蓋材12と、この蓋
材12を上記チップ収納容器11に固定するためのクラ
ンプ治具13とで構成されている。
【0020】上記チップ収納容器11には、たとえば半
導体チップ14をベアチップの状態で収納するための凹
部11aが形成されている。この凹部11aは、チップ
14の厚さとほぼ同じ深さを有するとともに、チップ1
4の外形サイズよりも10〜100μmほど大きく形成
されている。
【0021】また、チップ収納容器11の外部には外部
電極15が設けられるとともに、この外部電極15と導
通する内部電極16が上記凹部11aの周辺に配設され
ている。
【0022】なお、本実施例では、バーンイン検査時の
チップ14の発熱を考慮して、上記チップ収納容器11
の凹部11aを形成する部材11bに、たとえば放熱性
の優れた銅(Cu)やアルミニウム(Al)などの金属
を用いている。
【0023】また、上記部材11bに、半導体チップ1
4を吸着するための吸着穴11cを設け、これによりチ
ップ14を仮固定させることで、後の位置決めを高精度
化できるようにしている。
【0024】上記蓋材12には、TAB(Tape A
utomated Bonding)テープ17が接着
剤などにより固着されている。このTABテープ17
は、そのインナリード部17aが上記チップ収納容器1
1の凹部11a内に収納された半導体チップ14のチッ
プ電極14aに、またアウタリード部17bが上記チッ
プ収納容器11の凹部11aの周辺に配設された内部電
極16に、それぞれ対応するように設けられている。
【0025】TABテープ17は、通常、高精度な微細
加工が可能であるため、たとえば100〜200mm幅
の狭いピッチのチップ電極14aにも容易に対応し得る
とともに、コスト的にも安価であるため、非常に安価な
ソケットを構成できる。
【0026】なお、上記TABテープ17のチップ電極
14aとの接続面(インナリード部17aの先端側)に
は、チップ電極14aとの電気的接続を良好にするため
の、直径が約10〜40μmのプラスチックボールに金
(Au)をコーティングしてなるバンプ電極18が設け
られている。
【0027】上記クランプ治具13は、たとえば回動自
在に設けられた治具の一端により蓋材12を下方向に加
圧することで、蓋材12をチップ収納容器11の上部に
固定するようになっている。
【0028】このような構成においては、まず、バーン
イン検査を行う半導体チップ14が、そのチップ電極1
4aを上にしてチップ収納容器11の凹部11a内に収
納される。
【0029】そして、上記凹部11a内に収納された半
導体チップ14は、部材11bに形成された吸着穴11
cを介しての真空吸着などにより、その位置が仮固定さ
れる。
【0030】この後、チップ収納容器11の上部に弾性
体19を介して蓋材12が配置され、この蓋材12がク
ランプ治具13によりチップ収納容器11に固定される
ことで、蓋材12に設けられたTABテープ17のイン
ナリード部17aと半導体チップ14のチップ電極14
a、およびTABテープ17のアウタリード部17bと
内部電極16とがそれぞれ電気的に接続される。
【0031】このとき、たとえばCCDカメラを用いた
光学的手段(図示していない)などにより蓋材12の位
置合わせを行うことによって、上記の電気的接続を高精
度にて行うことができる。
【0032】この場合、蓋材12は透明な部材により構
成されるものであるため、その位置合わせを容易に行う
ことができる。しかも、半導体チップ14は凹部11a
に対して仮固定されているため、位置合わせの際にその
位置がずれることもない。
【0033】こうして、ソケットにより保持された半導
体チップ14に対して、外部電極15より実使用状態の
信号を供給することによって、ベアチップ状態でのバー
ンイン検査が行われる。
【0034】上記したように、安価で作業性のよいソケ
ットを実現できるようにしている。すなわち、微細加工
が可能で安価なTABテープを、半導体チップのチップ
電極と内部電極との接続に用いるとともに、このTAB
テープが配置される蓋材に透明なガラスなどを採用する
ようにしている。これにより、安価なベアチップバーン
イン用ソケットを実現でき、またTABテープのリード
部と半導体チップのチップ電極および内部電極との位置
合わせを容易に、かつ高精度に行うことができるように
なる。したがって、ソケット自体のコストおよびバーン
イン検査にかかる作業コストが良品のコストに反映され
るのを防止することが可能となり、信頼性の確認された
良品の半導体ベアチップを安価に得られるようになるも
のである。
【0035】しかも、本実施例装置によれば、TABテ
ープが消耗したり、変形などして使用不能になった場合
でも、新しいTABテープとの交換を容易に行い得、特
に蓋材にガラスのような安価な部材を採用した場合に
は、これら一体品を消耗品として扱ったとしてもさほど
のコスト増を招くこともない。
【0036】また、このようにして得られる半導体ベア
チップを高密度実装するマルチチップモジュールやIC
カードに使用することで、マルチチップモジュールやI
Cカードの低廉価化が期待できるものである。
【0037】なお、上記実施例においては、半導体チッ
プを単に収納する場合について説明したが、これに限ら
ず、たとえば凹部またはその周辺部に位置検出マークな
どを付し、半導体チップの凹部への収納の位置決めを高
精度化できるようにすることも可能である。その他、こ
の発明の要旨を変えない範囲において、種々変形実施可
能なことは勿論である。
【0038】
【発明の効果】以上、詳述したようにこの発明によれ
ば、半導体ベアチップのバーンイン検査を容易に実施で
き、信頼性が確認された良品の半導体ベアチップを安価
に得ることが可能な半導体チップバーンイン用ソケット
を提供できる。
【図面の簡単な説明】
【図1】この発明の一実施例にかかるベアチップバーン
イン用ソケットの概略構成を示す断面図。
【図2】従来技術とその問題点を説明するために示すベ
アチップバーンイン用ソケットの断面図。
【符号の説明】
11…チップ収納容器、11a…凹部、12…蓋材、1
3…クランプ治具、14…半導体チップ、15…外部電
極、16…内部電極、17…TABテープ、17a…イ
ンナリード部、17b…アウタリード部。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 外部端子および内部端子を有するととも
    に、半導体チップをベアチップ状態で収納する凹部が設
    けられたチップ収納容器と、 このチップ収納容器の凹部に収納された前記半導体チッ
    プのチップ電極と前記内部端子とに対応したリード端子
    を有するTAB方式のリードフレームが貼り付けられた
    透明な蓋材と、 この蓋材を、そのリード端子が、前記半導体チップのチ
    ップ電極と前記内部端子とに接触された状態で前記チッ
    プ収納容器に固定するクランプ治具とを具備したことを
    特徴とする半導体チップバーンイン用ソケット。
JP5233254A 1993-09-20 1993-09-20 半導体チップバーンイン用ソケット Expired - Fee Related JP2856647B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP5233254A JP2856647B2 (ja) 1993-09-20 1993-09-20 半導体チップバーンイン用ソケット
US08/299,626 US5523586A (en) 1993-09-20 1994-09-02 Burn-in socket used in a burn-in test for semiconductor chips

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5233254A JP2856647B2 (ja) 1993-09-20 1993-09-20 半導体チップバーンイン用ソケット

Publications (2)

Publication Number Publication Date
JPH0794643A true JPH0794643A (ja) 1995-04-07
JP2856647B2 JP2856647B2 (ja) 1999-02-10

Family

ID=16952196

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5233254A Expired - Fee Related JP2856647B2 (ja) 1993-09-20 1993-09-20 半導体チップバーンイン用ソケット

Country Status (2)

Country Link
US (1) US5523586A (ja)
JP (1) JP2856647B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020056810A (ko) * 2000-12-29 2002-07-10 장 흥 순 반도체 소자의 검사용 캐리어
JP2007121222A (ja) * 2005-10-31 2007-05-17 Sharp Corp 半導体チップテストソケット

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0704106B1 (en) * 1994-04-18 2003-01-29 Micron Technology, Inc. Method and apparatus for automatically positioning electronic die within component packages
US5976955A (en) * 1995-01-04 1999-11-02 Micron Technology, Inc. Packaging for bare dice employing EMR-sensitive adhesives
US5642262A (en) * 1995-02-23 1997-06-24 Altera Corporation High-density programmable logic device in a multi-chip module package with improved interconnect scheme
JPH08293524A (ja) * 1995-04-21 1996-11-05 Toshiba Corp 半導体装置およびその製造方法
JP2830903B2 (ja) * 1995-07-21 1998-12-02 日本電気株式会社 半導体デバイスの製造方法
US6404063B2 (en) 1995-12-22 2002-06-11 Micron Technology, Inc. Die-to-insert permanent connection and method of forming
US5686318A (en) * 1995-12-22 1997-11-11 Micron Technology, Inc. Method of forming a die-to-insert permanent connection
US5926694A (en) 1996-07-11 1999-07-20 Pfu Limited Semiconductor device and a manufacturing method thereof
US5892245A (en) * 1996-11-11 1999-04-06 Emulation Technology, Inc. Ball grid array package emulator
US6097098A (en) * 1997-02-14 2000-08-01 Micron Technology, Inc. Die interconnections using intermediate connection elements secured to the die face
US5909056A (en) * 1997-06-03 1999-06-01 Lsi Logic Corporation High performance heat spreader for flip chip packages
US6389688B1 (en) 1997-06-18 2002-05-21 Micro Robotics Systems, Inc. Method and apparatus for chip placement
US6303988B1 (en) 1998-04-22 2001-10-16 Packard Hughes Interconnect Company Wafer scale burn-in socket
DE10163799B4 (de) * 2000-12-28 2006-11-23 Matsushita Electric Works, Ltd., Kadoma Halbleiterchip-Aufbausubstrat und Verfahren zum Herstellen eines solchen Aufbausubstrates
JP2002243796A (ja) * 2001-01-25 2002-08-28 Promos Technologies Inc 封止材除去されたチップのテスト治具
US6873040B2 (en) * 2003-07-08 2005-03-29 Texas Instruments Incorporated Semiconductor packages for enhanced number of terminals, speed and power performance
DE102004007696B4 (de) * 2004-02-16 2009-01-02 Infineon Technologies Ag Testvorrichtung zum Prüfen eines Halbleiterbauteils mit Kontaktflächen auf seiner Oberseite und seiner Unterseite und Verfahren zum Prüfen des Halbleiterbauteils
TWI249232B (en) * 2004-10-20 2006-02-11 Siliconware Precision Industries Co Ltd Heat dissipating package structure and method for fabricating the same
US7262615B2 (en) * 2005-10-31 2007-08-28 Freescale Semiconductor, Inc. Method and apparatus for testing a semiconductor structure having top-side and bottom-side connections
US7602201B2 (en) * 2007-06-22 2009-10-13 Qualitau, Inc. High temperature ceramic socket configured to test packaged semiconductor devices
DE112011105612B4 (de) * 2011-09-13 2014-12-31 Toyota Jidosha Kabushiki Kaisha Halbleitermodul
JP2013093504A (ja) * 2011-10-27 2013-05-16 Toshiba Corp 半導体装置の製造方法および冶具
JP6058349B2 (ja) * 2012-10-24 2017-01-11 ルネサスエレクトロニクス株式会社 電子装置及び半導体装置
CN111352024B (zh) * 2020-04-30 2024-11-29 镭神技术(深圳)有限公司 大功率激光芯片测试老化夹具
CN118330272B (zh) * 2024-06-17 2024-09-06 浙江杭可仪器有限公司 一种带有保护功能的半导体测试用老化座

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4616412A (en) * 1981-01-13 1986-10-14 Schroeder Jon M Method for bonding electrical leads to electronic devices
US4967260A (en) * 1988-05-04 1990-10-30 International Electronic Research Corp. Hermetic microminiature packages
US4990719A (en) * 1989-07-13 1991-02-05 Gte Products Corporation Hermetically sealed chip carrier with metal cover having pre-poured glass window
US5088190A (en) * 1990-08-30 1992-02-18 Texas Instruments Incorporated Method of forming an apparatus for burn in testing of integrated circuit chip
JPH04137663A (ja) * 1990-09-28 1992-05-12 Toshiba Corp 固体撮像装置
JPH04199864A (ja) * 1990-11-29 1992-07-21 Mitsubishi Electric Corp バーンイン基板配線チェック用デバイス
CA2073886A1 (en) * 1991-07-19 1993-01-20 Tatsuya Hashinaga Burn-in apparatus and method
US5289631A (en) * 1992-03-04 1994-03-01 Mcnc Method for testing, burn-in, and/or programming of integrated circuit chips
KR960001345B1 (ko) * 1992-08-28 1996-01-26 금성일렉트론주식회사 글래스 리드 탑재형 반도체 장치
US5338705A (en) * 1992-09-10 1994-08-16 Texas Instruments Incorporated Pressure differential downset
US5330919A (en) * 1993-02-08 1994-07-19 Motorola, Inc. Method for electrically testing a semiconductor die using a test apparatus having an independent conductive plane

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020056810A (ko) * 2000-12-29 2002-07-10 장 흥 순 반도체 소자의 검사용 캐리어
JP2007121222A (ja) * 2005-10-31 2007-05-17 Sharp Corp 半導体チップテストソケット

Also Published As

Publication number Publication date
US5523586A (en) 1996-06-04
JP2856647B2 (ja) 1999-02-10

Similar Documents

Publication Publication Date Title
JP2856647B2 (ja) 半導体チップバーンイン用ソケット
US6995469B2 (en) Semiconductor apparatus and fabricating method for the same
KR100681772B1 (ko) 반도체 시험 방법 및 반도체 시험 장치
US6388461B2 (en) Semiconductor inspection apparatus and inspection method using the apparatus
EP0681186A2 (en) Method for probing a semiconductor wafer
KR100337588B1 (ko) 반도체 검사장치 및 이를 사용한 검사방법
KR19980086450A (ko) 다이를 검사하기 위한 방법 및 장치
US6182828B1 (en) Reel tape for provisionally supporting a bare chip
KR20030004072A (ko) 인식 장치, 본딩 장치 및 회로 장치의 제조 방법
US3998377A (en) Method of and apparatus for bonding workpieces
JPH0883878A (ja) 半導体icチップのパッケージ及びその製造方法並びにリード・フレーム
US20050056769A1 (en) Chip scale package structure for an image
US5260514A (en) Wire bonder and vacuum pedestal workholder for same
JP3129305B2 (ja) テストキャリア及びベアチップの検査方法
JPH0823015A (ja) ソルダーバンプを有するノウングッドダイの製造方法
US11933837B2 (en) Inspection jig, and inspection device
JPH0233960A (ja) 半導体装置
JPH06821Y2 (ja) 半導体装置の実装構造
JP2003297507A (ja) 電子部品用ソケット及びその製造方法並びに電子部品用ソケットを用いた実装構造
JPH0964093A (ja) 電子部品
JPS59189659A (ja) 半導体装置
JP3042408B2 (ja) 半導体装置の測定方法及び測定治具
KR940004278Y1 (ko) Cot 패키지
JP3161648B2 (ja) 電子部品の半田付け方法
JPH11237435A (ja) ベアチップの製造方法およびベアチップキャリア

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071127

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081127

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091127

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees