JPH079493Y2 - タイムベースコレクタ回路 - Google Patents
タイムベースコレクタ回路Info
- Publication number
- JPH079493Y2 JPH079493Y2 JP4292189U JP4292189U JPH079493Y2 JP H079493 Y2 JPH079493 Y2 JP H079493Y2 JP 4292189 U JP4292189 U JP 4292189U JP 4292189 U JP4292189 U JP 4292189U JP H079493 Y2 JPH079493 Y2 JP H079493Y2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase
- color burst
- circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000010363 phase shift Effects 0.000 claims description 21
- 230000010355 oscillation Effects 0.000 claims description 5
- 238000000926 separation method Methods 0.000 description 9
- 230000003111 delayed effect Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000010276 construction Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Landscapes
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
Description
【考案の詳細な説明】 （産業上の利用分野） この考案はレーザディスクプレーヤのタイムベースコレ
クタ回路に関する。
クタ回路に関する。
（従来技術） 従来、閉ループタイムベースコレクタを構成しているの
は主タイムベースコレクタのみであり、カラータイムベ
ースコレクタは開ループとして主タイムベースコレクタ
のバースト位相比較信号を利用した位相回路であった。
その一例は第２図に示す如く、レーザディスクからの再
生信号は可変遅延回路１で遅延し、可変遅延回路１で遅
延された再生信号を可変移相回路２に供給し位相してい
る。
は主タイムベースコレクタのみであり、カラータイムベ
ースコレクタは開ループとして主タイムベースコレクタ
のバースト位相比較信号を利用した位相回路であった。
その一例は第２図に示す如く、レーザディスクからの再
生信号は可変遅延回路１で遅延し、可変遅延回路１で遅
延された再生信号を可変移相回路２に供給し位相してい
る。
可変遅延回路１の出力中から水平同期信号を分離し、分
離した水平同期信号と基準水平同期信号とを位相比較
し、同様に可変遅延回路１の出力中からカラーバースト
信号を分離し、分離したカラーバースト信号と基準カラ
ーバースト信号とを位相比較し、水平同期信号の位相比
較出力を積分し、カラーバースト信号の移相比較出力を
積分し、両積分出力を合成し、この合成した出力で可変
遅延回路１の遅延時間を制御し、カラーバースト信号の
位相比較出力で可変移相回路２の移相量を制御してい
る。
離した水平同期信号と基準水平同期信号とを位相比較
し、同様に可変遅延回路１の出力中からカラーバースト
信号を分離し、分離したカラーバースト信号と基準カラ
ーバースト信号とを位相比較し、水平同期信号の位相比
較出力を積分し、カラーバースト信号の移相比較出力を
積分し、両積分出力を合成し、この合成した出力で可変
遅延回路１の遅延時間を制御し、カラーバースト信号の
位相比較出力で可変移相回路２の移相量を制御してい
る。
（考案が解決しようとする課題） 上記した従来のタイムベースコレクタ回路においては、
位相比較後にローパスフィルタはなく、ノイズにより誤
動作があり、また可変移相回路の遅延特性の非直線性
や、ドリフトにより大きな効果を見込むことができない
問題点があった。
位相比較後にローパスフィルタはなく、ノイズにより誤
動作があり、また可変移相回路の遅延特性の非直線性
や、ドリフトにより大きな効果を見込むことができない
問題点があった。
本考案は上記の問題点を解消し、閉ループ制御のカラー
タイムベースコレクタを有するタイムベースコレクタ回
路を提供することを目的とする。
タイムベースコレクタを有するタイムベースコレクタ回
路を提供することを目的とする。
（課題を解決するための手段） この考案のタイムベースコレクタ回路は、可変遅延回路
と、可変遅延回路に縦続接続された可変移相回路と、基
準発振器と、基準発振器の発振出力から基準水平同期信
号および基準カラーバースト信号を生成する基準信号生
成手段と、可変遅延回路の出力中から抽出した水平同期
信号およびカラーバースト信号が各々基準水平同期信号
および基準カラーバースト信号に対し一定位相となるよ
うに可変遅延回路の遅延時間を制御する第１の制御手段
と、基準カラーバースト信号を90度〜180度の所定位相
遅延させた信号と可変移相回路の出力中から抽出したカ
ラーバースト信号とを位相比較し、位相比較出力を位相
補償した信号により可変移相回路の移相量を制御する第
２の制御手段とを備えたことを特徴とするものである。
と、可変遅延回路に縦続接続された可変移相回路と、基
準発振器と、基準発振器の発振出力から基準水平同期信
号および基準カラーバースト信号を生成する基準信号生
成手段と、可変遅延回路の出力中から抽出した水平同期
信号およびカラーバースト信号が各々基準水平同期信号
および基準カラーバースト信号に対し一定位相となるよ
うに可変遅延回路の遅延時間を制御する第１の制御手段
と、基準カラーバースト信号を90度〜180度の所定位相
遅延させた信号と可変移相回路の出力中から抽出したカ
ラーバースト信号とを位相比較し、位相比較出力を位相
補償した信号により可変移相回路の移相量を制御する第
２の制御手段とを備えたことを特徴とするものである。
（作用） 可変遅延回路の遅延量は第１の制御手段によって制御さ
れて、可変遅延回路の出力中から抽出した水平同期信号
およびカラーバースト信号は各々基準水平同期信号およ
び基準カラーバースト信号と一定位相範囲になるべく制
御される。しかし、この制御により基準カラーバースト
信号とカラーバースト信号との間の位相は零になるわけ
ではなく、零となるように制御されて残差が存在する。
この残差は第２の制御手段により零となるべく制御され
る。
れて、可変遅延回路の出力中から抽出した水平同期信号
およびカラーバースト信号は各々基準水平同期信号およ
び基準カラーバースト信号と一定位相範囲になるべく制
御される。しかし、この制御により基準カラーバースト
信号とカラーバースト信号との間の位相は零になるわけ
ではなく、零となるように制御されて残差が存在する。
この残差は第２の制御手段により零となるべく制御され
る。
しかるに第１の制御手段および第２の制御手段は独立し
た閉ループを形成しており、独立して閉ループゲイン、
帰還量、ループ応答性が最適なものに設定できる。した
がって、カラー信号のS/N等の向上をさせることができ
る。
た閉ループを形成しており、独立して閉ループゲイン、
帰還量、ループ応答性が最適なものに設定できる。した
がって、カラー信号のS/N等の向上をさせることができ
る。
（実施例） 以下、この考案を実施例により説明する。
第１図はこの考案の一実施例の構成を示すブロック図で
ある。
ある。
この実施例においては、レーザディスクからの再生信号
を可変遅延回路１に供給して遅延し、可変遅延回路１で
遅延された再生信号を可変移相回路２に供給して移相す
る。
を可変遅延回路１に供給して遅延し、可変遅延回路１で
遅延された再生信号を可変移相回路２に供給して移相す
る。
可変遅延回路１の出力を水平同期信号分離回路３および
カラーバースト信号分離回路４に供給して、それぞれ水
平同期信号およびカラーバースト信号を分離する。14.3
18MHzの発振をする基準発振器５からの発振出力は分周
比“910"の分周器６に供給して15.7324KHzの基準水平同
期信号を生成し、基準発振器５からの発振出力は分周比
“4"の分周器７に供給して3.579545MHzの基準カラーバ
ースト信号を生成する。
カラーバースト信号分離回路４に供給して、それぞれ水
平同期信号およびカラーバースト信号を分離する。14.3
18MHzの発振をする基準発振器５からの発振出力は分周
比“910"の分周器６に供給して15.7324KHzの基準水平同
期信号を生成し、基準発振器５からの発振出力は分周比
“4"の分周器７に供給して3.579545MHzの基準カラーバ
ースト信号を生成する。
水平同期信号分離回路３で分離した水平同期信号と基準
水平同期信号とを位相比較器８に供給して位相比較し、
カラーバースト信号分離回路４で分離したカラーバース
ト信号と、基準カラーバースト信号とを位相比較器９に
供給して位相比較する。
水平同期信号とを位相比較器８に供給して位相比較し、
カラーバースト信号分離回路４で分離したカラーバース
ト信号と、基準カラーバースト信号とを位相比較器９に
供給して位相比較する。
位相比較器８からの位相比較出力は積分器10で積分し、
位相比較器９からの位相比較出力は積分器11で積分し、
積分器10の積分出力と積分器11の積分出力とは合成回路
12で合成し、合成回路12の出力で可変遅延回路１の遅延
時間を制御する。すなわち再生信号中の水平同期信号お
よびカラーバースト信号が各々基準水平同期信号および
基準カラーバースト信号に対し一定位相になるように遅
延時間が制御される。
位相比較器９からの位相比較出力は積分器11で積分し、
積分器10の積分出力と積分器11の積分出力とは合成回路
12で合成し、合成回路12の出力で可変遅延回路１の遅延
時間を制御する。すなわち再生信号中の水平同期信号お
よびカラーバースト信号が各々基準水平同期信号および
基準カラーバースト信号に対し一定位相になるように遅
延時間が制御される。
さらに可変位相回路２からの出力はカラーバースト信号
分離回路13に供給して、カラーバースト信号を分離す
る。一方、分周器７からの分周出力を基準発振器５から
の出力でＤフリップフロップ15によりラッチし、ラッチ
出力とカラーバースト分離信号とを位相比較器14で位相
比較し、位相比較器14からの位相比較出力は積分器16で
積分して位相補償し、位相補償出力を可変位相回路２に
供給し、可変遅延回路１からの遅延出力を移相させる。
分離回路13に供給して、カラーバースト信号を分離す
る。一方、分周器７からの分周出力を基準発振器５から
の出力でＤフリップフロップ15によりラッチし、ラッチ
出力とカラーバースト分離信号とを位相比較器14で位相
比較し、位相比較器14からの位相比較出力は積分器16で
積分して位相補償し、位相補償出力を可変位相回路２に
供給し、可変遅延回路１からの遅延出力を移相させる。
ここで位相比較器14にてカラーバースト信号と位相比較
する基準信号は分周器７からの出力信号を90°〜180°
遅延させた信号でよく、第１図に示した本実施例では90
°遅延（４倍のクロックでラッチ）である。135°遅延
とするには遅延用のＤフリップフロップを２段としクロ
ック反転（４倍の逆極性）すればよく、180°遅延する
場合は反転するだけでＤフリップフロップは不要であ
る。なお、位相比較器14がEX−OR型の場合、出力側で反
転することもできる。
する基準信号は分周器７からの出力信号を90°〜180°
遅延させた信号でよく、第１図に示した本実施例では90
°遅延（４倍のクロックでラッチ）である。135°遅延
とするには遅延用のＤフリップフロップを２段としクロ
ック反転（４倍の逆極性）すればよく、180°遅延する
場合は反転するだけでＤフリップフロップは不要であ
る。なお、位相比較器14がEX−OR型の場合、出力側で反
転することもできる。
上記の如く構成した本実施例において、可変遅延回路１
による遅延の動作は従来例の場合と同様であって、再生
信号中の水平同期信号およびカラーバースト信号が各々
基準水平同期信号および基準カラーバースト信号と位相
一致するように閉ループ制御される。また遅延されるこ
と前記の通りである。カラーバースト信号の位相比較器
９がEX−OR回路で構成されている場合は基準カラーバー
スト信号と90度位相差を有する仮想基準信号と位相が一
致するように閉ループ制御が行なわれる。
による遅延の動作は従来例の場合と同様であって、再生
信号中の水平同期信号およびカラーバースト信号が各々
基準水平同期信号および基準カラーバースト信号と位相
一致するように閉ループ制御される。また遅延されるこ
と前記の通りである。カラーバースト信号の位相比較器
９がEX−OR回路で構成されている場合は基準カラーバー
スト信号と90度位相差を有する仮想基準信号と位相が一
致するように閉ループ制御が行なわれる。
しかるに本実施例では基準カラーバースト信号、すなわ
ち分周器７の出力〔NTSC方式では3.579545MHzのカラー
バースト信号、PAL方式では3.75MHzのパイトットバース
ト信号（ビデオディスクにだけ付加されている信号）〕
を、基準発振器５の発振出力によってＤフリップフロッ
プ15によりラッチさせることによって90度遅延させられ
た信号が基準カラーバースト信号として位相比較器14に
供給されて、カラーバースト信号分離回路13で分離され
たカラーバースト信号とが位相比較されて、位相比較出
力が積分器16で積分して位相補償され、積分器16からの
位相補償出力で可変移相器２の移相が制御される。した
がって可変移相回路２の遅延時間は、Ｄフリップフロッ
プ15から出力される基準カラーバースト信号による遅延
時間を遅延時間の中心値として、可変遅延回路１による
タイムベース補正のための閉ループ制御によって残った
残差すなわち主タイムベース補正の誤差を打消す遅延時
間になるように移相量を変えることになる。
ち分周器７の出力〔NTSC方式では3.579545MHzのカラー
バースト信号、PAL方式では3.75MHzのパイトットバース
ト信号（ビデオディスクにだけ付加されている信号）〕
を、基準発振器５の発振出力によってＤフリップフロッ
プ15によりラッチさせることによって90度遅延させられ
た信号が基準カラーバースト信号として位相比較器14に
供給されて、カラーバースト信号分離回路13で分離され
たカラーバースト信号とが位相比較されて、位相比較出
力が積分器16で積分して位相補償され、積分器16からの
位相補償出力で可変移相器２の移相が制御される。した
がって可変移相回路２の遅延時間は、Ｄフリップフロッ
プ15から出力される基準カラーバースト信号による遅延
時間を遅延時間の中心値として、可変遅延回路１による
タイムベース補正のための閉ループ制御によって残った
残差すなわち主タイムベース補正の誤差を打消す遅延時
間になるように移相量を変えることになる。
なお、可変移相回路２を制御する制御ループは可変遅延
回路１を制御する制御ループとは夫々独立し、閉ループ
ゲインを大きくとり、帰還量を増加することや、ループ
応答性を最適なものに設定することができる。
回路１を制御する制御ループとは夫々独立し、閉ループ
ゲインを大きくとり、帰還量を増加することや、ループ
応答性を最適なものに設定することができる。
（考案の効果） 以上説明した如くこの考案によれば可変遅延回路を遅延
量を制御する主タイムベース補正のための制御ループ
と、可変遅延回路に縦続接続した可変移相回路の移相量
を制御するためのカラーバースト信号タイムベース補正
のための制御ループとは独立に閉ループとすることがで
き、閉ループゲインを大きくとり、帰還量を増加するこ
とや、ループ応答性を最適なものにそれぞれ設定でき
て、カラーバースト信号タイムベース補正により、カラ
ー信号のS/N等の向上が可能となる。
量を制御する主タイムベース補正のための制御ループ
と、可変遅延回路に縦続接続した可変移相回路の移相量
を制御するためのカラーバースト信号タイムベース補正
のための制御ループとは独立に閉ループとすることがで
き、閉ループゲインを大きくとり、帰還量を増加するこ
とや、ループ応答性を最適なものにそれぞれ設定でき
て、カラーバースト信号タイムベース補正により、カラ
ー信号のS/N等の向上が可能となる。
第１図はこの考案の一実施例の構成を示すブロック図。 第２図は従来例の構成を示すブロック図。 １……可変遅延回路、２……可変移相回路、３……水平
同期信号分離回路、４および13……カラーバースト信号
分離回路、５……基準発振器、６および７……分周器、
８、９および14……位相比較器、10、11および16……積
分器、12……合成回路、15……Ｄフリップフロップ。
同期信号分離回路、４および13……カラーバースト信号
分離回路、５……基準発振器、６および７……分周器、
８、９および14……位相比較器、10、11および16……積
分器、12……合成回路、15……Ｄフリップフロップ。
Claims (1)
- 【請求項１】可変遅延回路と、可変遅延回路に縦続接続
された可変移相回路と、基準発振器と、基準発振器の発
振出力から基準水平同期信号および基準カラーバースト
信号を生成する基準信号生成手段と、可変遅延回路の出
力中から抽出した水平同期信号およびカラーバースト信
号が各々基準水平同期信号および基準カラーバースト信
号に対し一定位相となるように可変遅延回路の遅延時間
を制御する第１の制御手段と、基準カラーバースト信号
を90度〜180度の所定位相遅延させた信号と可変移相回
路の出力中から抽出したカラーバースト信号とを位相比
較し、位相比較出力を位相補償した信号により可変移相
回路の移相量を制御する第２の制御手段とを備えたこと
を特徴とするタイムベースコレクタ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4292189U JPH079493Y2 (ja) | 1989-04-14 | 1989-04-14 | タイムベースコレクタ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4292189U JPH079493Y2 (ja) | 1989-04-14 | 1989-04-14 | タイムベースコレクタ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02134788U JPH02134788U (ja) | 1990-11-08 |
| JPH079493Y2 true JPH079493Y2 (ja) | 1995-03-06 |
Family
ID=31554888
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4292189U Expired - Lifetime JPH079493Y2 (ja) | 1989-04-14 | 1989-04-14 | タイムベースコレクタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH079493Y2 (ja) |
-
1989
- 1989-04-14 JP JP4292189U patent/JPH079493Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02134788U (ja) | 1990-11-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0681317B2 (ja) | 色同期回路 | |
| JPH079493Y2 (ja) | タイムベースコレクタ回路 | |
| US4607360A (en) | Time-axis correcting circuit for recorded data reproducing device | |
| JPS6014522A (ja) | デジタル信号に同期したクロツク信号発生装置 | |
| JPS60150394A (ja) | Ｐａｌカラ−映像信号のａｐｃ色同期回路 | |
| JPH05344537A (ja) | ディジタル色信号復調装置 | |
| JPH0419908Y2 (ja) | ||
| JPH01243622A (ja) | 位相同期ループ回路 | |
| JPH0749870Y2 (ja) | Ｐｌｌ回路 | |
| JPH0649013Y2 (ja) | 同期結合装置 | |
| JP2637956B2 (ja) | 時間軸補正装置 | |
| JP2563812Y2 (ja) | カラーバースト信号連続化回路 | |
| JP2870222B2 (ja) | サブキャリア再生器 | |
| JP2556542B2 (ja) | 同期回路 | |
| JPS5855718B2 (ja) | 時間軸補正装置 | |
| JPS58134595A (ja) | 再生信号の時間軸エラ−信号発生装置 | |
| JPH0422575Y2 (ja) | ||
| JPS6117588Y2 (ja) | ||
| JPH0783259B2 (ja) | Ｐｌｌ基準発振複合装置 | |
| JPH02295224A (ja) | 位相同期回路 | |
| JPS6356083A (ja) | 映像信号記録再生装置 | |
| JPH0289421A (ja) | 位相同期回路 | |
| JPS612480A (ja) | 磁気記録再生装置 | |
| JPS60197091A (ja) | 再生信号のカラ−同期装置 | |
| JPS61163411A (ja) | 調走制御回路 |