JPH0795523B2 - 三次元半導体装置の製造方法 - Google Patents
三次元半導体装置の製造方法Info
- Publication number
- JPH0795523B2 JPH0795523B2 JP9090587A JP9090587A JPH0795523B2 JP H0795523 B2 JPH0795523 B2 JP H0795523B2 JP 9090587 A JP9090587 A JP 9090587A JP 9090587 A JP9090587 A JP 9090587A JP H0795523 B2 JPH0795523 B2 JP H0795523B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- manufacturing
- silicon layer
- layer
- dimensional semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 238000000034 method Methods 0.000 title claims description 9
- 239000013078 crystal Substances 0.000 claims description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 13
- 229910052710 silicon Inorganic materials 0.000 claims description 13
- 239000010703 silicon Substances 0.000 claims description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 10
- 238000001953 recrystallisation Methods 0.000 claims description 4
- 230000007423 decrease Effects 0.000 claims description 2
- 239000010410 layer Substances 0.000 claims 10
- 239000011229 interlayer Substances 0.000 claims 2
- 239000010408 film Substances 0.000 description 18
- 239000000758 substrate Substances 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 230000007547 defect Effects 0.000 description 5
- 238000000407 epitaxy Methods 0.000 description 4
- 238000010899 nucleation Methods 0.000 description 4
- 101100300896 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) RAV1 gene Proteins 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Landscapes
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】 〈産業上の利用分野〉 本発明は三次元半導体装置の製造方法の改良に関するも
のであり、特にレーザ光を用いたSOI（Silicon On Insu
lator）技術による三次元半導体装置の製造方法に関す
るものである。
のであり、特にレーザ光を用いたSOI（Silicon On Insu
lator）技術による三次元半導体装置の製造方法に関す
るものである。
〈従来の技術〉 三次元集積回路の実現をめざしてシリコン基板上に絶縁
膜を介して多結晶シリコンを堆積し、これにエネルギー
ビームを照射して溶融再結晶化することにより単結晶シ
リコン薄膜を形成するSOI技術の研究開発が活発に行な
われている。SOIの結晶性の制御やSOI膜中に作製する素
子が均一な特性を示す為には、その結晶方位が制御され
ていることが重要である。この為に種々の方法が提案さ
れている。これらの内最も制御性の良い方法としては、
絶縁膜の一部に開口部を設けこの部分でSOIとシリコン
基板とを接触させ、シリコン基板を種結晶（シード）と
して用いるラテラルシーディングエピタキシー法があ
る。
膜を介して多結晶シリコンを堆積し、これにエネルギー
ビームを照射して溶融再結晶化することにより単結晶シ
リコン薄膜を形成するSOI技術の研究開発が活発に行な
われている。SOIの結晶性の制御やSOI膜中に作製する素
子が均一な特性を示す為には、その結晶方位が制御され
ていることが重要である。この為に種々の方法が提案さ
れている。これらの内最も制御性の良い方法としては、
絶縁膜の一部に開口部を設けこの部分でSOIとシリコン
基板とを接触させ、シリコン基板を種結晶（シード）と
して用いるラテラルシーディングエピタキシー法があ
る。
〈発明が解決しようとする問題点〉 レーザ光を用いた再結晶化法において、上記のラテラル
シーディングエピタキシー法を用いると次の様な問題点
がある。即ち、シードの近くでは基板と同一の方位を持
つSOI結晶が形成されるが、シードから離れるに従いそ
の結晶方位は連続的に変化していく。
シーディングエピタキシー法を用いると次の様な問題点
がある。即ち、シードの近くでは基板と同一の方位を持
つSOI結晶が形成されるが、シードから離れるに従いそ
の結晶方位は連続的に変化していく。
例えば最も良好な結晶成長が可能な（001）面〔０
０〕方向を用いた場合、SOI結晶の表面の方位は（001）
面から（013），（012）を経て（011）へと連続的に回
転していく。この際結晶方位が（013）面を通過する
と、即ち（001）面から約18°以上ずれると面欠陥が発
生するようになることが本発明者らの実験により明らか
となった。従って約18°ずれた箇所で再びシードを設け
（001）面にもどす必要がある。しかしシードの数を増
加することは素子の高密度化にとって障害となる。
０〕方向を用いた場合、SOI結晶の表面の方位は（001）
面から（013），（012）を経て（011）へと連続的に回
転していく。この際結晶方位が（013）面を通過する
と、即ち（001）面から約18°以上ずれると面欠陥が発
生するようになることが本発明者らの実験により明らか
となった。従って約18°ずれた箇所で再びシードを設け
（001）面にもどす必要がある。しかしシードの数を増
加することは素子の高密度化にとって障害となる。
本発明はこの様な点に鑑みて創案されたものであり、積
層されるシリコン各層に必要最小限のシードの目安を与
え、有効面積の広いSOI構造の半導体装置の製造方法を
提供することを目的としている。
層されるシリコン各層に必要最小限のシードの目安を与
え、有効面積の広いSOI構造の半導体装置の製造方法を
提供することを目的としている。
〈問題点を解決する為の手段及び作用〉 本発明はレーザ再結晶化技術を用いた三次元半導体装置
の製造において、SOIの積層化が進むにつれてシードの
数を減少させても良質な結晶の形成が可能であることに
着目して成されたものであり、上記の目的を達成するた
め、本発明はシリコン層上に複数の開口部を有する絶縁
層を形成し、前記絶縁層上に多結晶シリコン層を形成し
た後、該多結晶シリコン層上を前記複数の開口部に沿っ
てレーザ光を走査させて開口部のシリコン層をシードと
して前記多結晶シリコン層を再結晶化することによって
三次元半導体装置を製造するための三次元半導体装置の
製造方法において、絶縁層の積層化に伴って増加する前
記絶縁層の厚みにしたがって減少する多結晶シリコン層
の再結晶化の際の結晶方位の回転に応じて前記開口部ど
おしのレーザ光走査方向の間隔を欠陥が発生しない程度
に大きくすることを特徴とする半導体装置の製造方法で
ある。
の製造において、SOIの積層化が進むにつれてシードの
数を減少させても良質な結晶の形成が可能であることに
着目して成されたものであり、上記の目的を達成するた
め、本発明はシリコン層上に複数の開口部を有する絶縁
層を形成し、前記絶縁層上に多結晶シリコン層を形成し
た後、該多結晶シリコン層上を前記複数の開口部に沿っ
てレーザ光を走査させて開口部のシリコン層をシードと
して前記多結晶シリコン層を再結晶化することによって
三次元半導体装置を製造するための三次元半導体装置の
製造方法において、絶縁層の積層化に伴って増加する前
記絶縁層の厚みにしたがって減少する多結晶シリコン層
の再結晶化の際の結晶方位の回転に応じて前記開口部ど
おしのレーザ光走査方向の間隔を欠陥が発生しない程度
に大きくすることを特徴とする半導体装置の製造方法で
ある。
第１図は本発明者等が検討して見出した下地絶縁膜厚を
変化したときのシードからの距離と結晶方位のずれとの
関係を示し、SOI構造の下地絶縁膜（SiO2）厚が１μｍ
（Ａ）と４μｍ（Ｂ）の場合で結晶方位の〔001〕から
の回転角をシードからの距離の関係として表わしたもの
であり、基板温度が400℃，走査速度が30mm/secの場合
を示している。この第１図から明らかなように、下地絶
縁膜厚が厚いほど結晶方位の回転のスピードは遅くなり
無欠陥の結晶がより長く成長できることがわかる。従っ
て積層化が進むにつれて下地絶縁膜厚が加算されてい
き、方位回転が緩やかになることから、本発明のように
シードを設ける間隔を広くしても良質な結晶の形成が可
能となり、その結果有効面積を拡げることができ、より
高密度の素子を三次元に形成することが可能となる。
変化したときのシードからの距離と結晶方位のずれとの
関係を示し、SOI構造の下地絶縁膜（SiO2）厚が１μｍ
（Ａ）と４μｍ（Ｂ）の場合で結晶方位の〔001〕から
の回転角をシードからの距離の関係として表わしたもの
であり、基板温度が400℃，走査速度が30mm/secの場合
を示している。この第１図から明らかなように、下地絶
縁膜厚が厚いほど結晶方位の回転のスピードは遅くなり
無欠陥の結晶がより長く成長できることがわかる。従っ
て積層化が進むにつれて下地絶縁膜厚が加算されてい
き、方位回転が緩やかになることから、本発明のように
シードを設ける間隔を広くしても良質な結晶の形成が可
能となり、その結果有効面積を拡げることができ、より
高密度の素子を三次元に形成することが可能となる。
〈実施例〉 以下実施例に沿って本発明を詳細に説明する。
第２図は本発明の一実施例における試料の断面構造を示
す図である。
す図である。
第２図において、１はシリコン基板であり、このシリコ
ン基板１上に１μｍ厚のシリコン酸化膜41を形成し、こ
のシリコン酸化膜41にシード部を形成する酸化膜開口部
51,51,…を500μｍ間隔で形成する。次に上記のシリコ
ン酸化膜41上に0.6μｍ厚の多結晶シリコン２を堆積す
る。次に基板温度を450℃に保ち、走査速度30mm/secで
同図の矢印６の方向にレーザ光を走査し、ラテラルシー
ディングエピタキシーを行なうと、シード部から約500
μｍ離れたところで面欠陥が発生し始めることになる
が、本実施例においては１層目のSOI2に対してシード部
51,51,51…をレーザ光の走査方向に500μｍ間隔で形成
しているため、欠陥を含まないSOI2が形成されることに
なる。
ン基板１上に１μｍ厚のシリコン酸化膜41を形成し、こ
のシリコン酸化膜41にシード部を形成する酸化膜開口部
51,51,…を500μｍ間隔で形成する。次に上記のシリコ
ン酸化膜41上に0.6μｍ厚の多結晶シリコン２を堆積す
る。次に基板温度を450℃に保ち、走査速度30mm/secで
同図の矢印６の方向にレーザ光を走査し、ラテラルシー
ディングエピタキシーを行なうと、シード部から約500
μｍ離れたところで面欠陥が発生し始めることになる
が、本実施例においては１層目のSOI2に対してシード部
51,51,51…をレーザ光の走査方向に500μｍ間隔で形成
しているため、欠陥を含まないSOI2が形成されることに
なる。
次に１層目の再結晶化シリコン層２の上に１μｍ厚のシ
リコン酸化膜42を形成し、このシリコン酸化膜42にシー
ド部を構成する酸化膜開口部52,52,…を1mm間隔で形成
する。次にこの開口部52,52,…の形成されたシリコン酸
化膜42上に0.6μｍ厚の多結晶シリコン３を堆積し、上
記第１層目と同様にしてラテラルシーディングエピタキ
シーを行うと、シード部から約1mm離れたところで面欠
陥が発生し始めることになるが、本実施例においては、
２層目のSOI3に対してシード部52,52,…をレーザ光の走
査方向に1mm間隔で形成しているため、欠陥を含まないS
OI3が形成されていることになり、更にシードの数は１
層目に比べて半分に減少しており、素子の形成領域とな
る有効面積が広がることになる。
リコン酸化膜42を形成し、このシリコン酸化膜42にシー
ド部を構成する酸化膜開口部52,52,…を1mm間隔で形成
する。次にこの開口部52,52,…の形成されたシリコン酸
化膜42上に0.6μｍ厚の多結晶シリコン３を堆積し、上
記第１層目と同様にしてラテラルシーディングエピタキ
シーを行うと、シード部から約1mm離れたところで面欠
陥が発生し始めることになるが、本実施例においては、
２層目のSOI3に対してシード部52,52,…をレーザ光の走
査方向に1mm間隔で形成しているため、欠陥を含まないS
OI3が形成されていることになり、更にシードの数は１
層目に比べて半分に減少しており、素子の形成領域とな
る有効面積が広がることになる。
〈発明の効果〉 以上説明したように、本発明によればSOIを多層積層す
る場合、シードを設ける間隔を積層化を進めるにしたが
って、順次長くしても良質の結晶性を得ることができ、
その結果SOIの有効面積が広がる為、より高密度の半導
体素子を作成することができる。
る場合、シードを設ける間隔を積層化を進めるにしたが
って、順次長くしても良質の結晶性を得ることができ、
その結果SOIの有効面積が広がる為、より高密度の半導
体素子を作成することができる。
第１図はSOI構造の下地絶縁膜厚を変えた場合の結晶方
位の回転角をシードからの距離の関数として表わした
図、第２図は本発明の一実施例における試料の断面構造
を示す図である。 １……シリコン基板、２……１層目SOI、３……２層目S
OI、41,42……シリコン酸化膜、51,52……シード（酸化
膜開口部）。
位の回転角をシードからの距離の関数として表わした
図、第２図は本発明の一実施例における試料の断面構造
を示す図である。 １……シリコン基板、２……１層目SOI、３……２層目S
OI、41,42……シリコン酸化膜、51,52……シード（酸化
膜開口部）。
Claims (1)
- 【請求項１】シリコン層上に複数の開口部を有する絶縁
層を形成し、 前記絶縁層上に多結晶シリコン層を形成した後、該多結
晶シリコン層上を前記複数の開口部に沿ってレーザ光を
走査させて開口部のシリコン層をシードとして前記多結
晶シリコン層を再結晶化することによって三次元半導体
装置を製造するための三次元半導体装置の製造方法にお
いて、 絶縁層の積層化が進み、下地層間絶縁膜の膜厚の合計値
が増加するにしたがって減少する多結晶シリコン層の再
結晶化の際の結晶方位の回転に応じて、前記開口部間の
レーザ光走査方向の間隔を大きくすることを特徴とする
三次元半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9090587A JPH0795523B2 (ja) | 1987-04-15 | 1987-04-15 | 三次元半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9090587A JPH0795523B2 (ja) | 1987-04-15 | 1987-04-15 | 三次元半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63257212A JPS63257212A (ja) | 1988-10-25 |
| JPH0795523B2 true JPH0795523B2 (ja) | 1995-10-11 |
Family
ID=14011419
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9090587A Expired - Lifetime JPH0795523B2 (ja) | 1987-04-15 | 1987-04-15 | 三次元半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0795523B2 (ja) |
-
1987
- 1987-04-15 JP JP9090587A patent/JPH0795523B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63257212A (ja) | 1988-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5371381A (en) | Process for producing single crystal semiconductor layer and semiconductor device produced by said process | |
| JPS6233734B2 (ja) | ||
| US5893948A (en) | Method for forming single silicon crystals using nucleation sites | |
| JPH02260524A (ja) | 結晶性半導体膜及びその形成方法 | |
| JPS5893220A (ja) | 半導体単結晶膜の製造方法 | |
| JPH0795523B2 (ja) | 三次元半導体装置の製造方法 | |
| JPH0232527A (ja) | 単結晶薄膜形成法 | |
| JPS6147627A (ja) | 半導体装置の製造方法 | |
| JPS58184720A (ja) | 半導体膜の製造方法 | |
| JPS59128292A (ja) | 薄膜の結晶化方法 | |
| JPS59184517A (ja) | 積層型半導体装置の製造方法 | |
| JPS5946021A (ja) | 半導体装置の製造方法 | |
| JPS5934626A (ja) | 半導体膜形成方法 | |
| JPS6236809A (ja) | 単結晶成長方法 | |
| JPH0413848B2 (ja) | ||
| JPS5886716A (ja) | 単結晶半導体膜形成法 | |
| JPH0732121B2 (ja) | 半導体装置の製造方法 | |
| JPS6362088B2 (ja) | ||
| JPH0797555B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JPS6379953A (ja) | 単結晶薄膜の製造方法 | |
| JPS5893217A (ja) | 半導体結晶膜の製造方法 | |
| JPH02153523A (ja) | 半導体基板の形成方法 | |
| JPS63300510A (ja) | 積層型半導体装置 | |
| JPS62226621A (ja) | 単結晶シリコン薄膜形成方法 | |
| JPS58165314A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |