JPH079568B2 - 液晶表示用コモン駆動回路 - Google Patents
液晶表示用コモン駆動回路Info
- Publication number
- JPH079568B2 JPH079568B2 JP63007956A JP795688A JPH079568B2 JP H079568 B2 JPH079568 B2 JP H079568B2 JP 63007956 A JP63007956 A JP 63007956A JP 795688 A JP795688 A JP 795688A JP H079568 B2 JPH079568 B2 JP H079568B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- data
- pulse
- latch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は液晶表示装置駆動回路に係り、特に液晶表示装
置のコモン電極を駆動するコモン駆動回路における出力
表示データ位相制御回路に関する。
置のコモン電極を駆動するコモン駆動回路における出力
表示データ位相制御回路に関する。
（従来の技術） 液晶表示装置駆動回路には、液晶表示装置のコモン電極
を駆動するコモン駆動回路と、セグメント電極を駆動す
るセグメント駆動回路とがあり、この２つの駆動回路は
同時に使用される。上記コモン駆動回路用のLSI（大規
模集積回路）は、第８図に示すように、シフトレジスタ
回路91とレベル変換・出力回路92とを有する。上記シフ
トレジスタ回路91は、コモン信号FPとラッチパルスLPと
が入力し、このラッチパルスLPをデータ転送クロックと
してコモン信号FPを順次シフトし、最終シフト出力Ｄ
outをデータ出力端子に出力すると共に、パラレルのコ
モンデータC1〜C100を前記レベル変換・出力回路92に供
給する。このレベル変換・出力回路92は、上記コモンデ
ータC1〜C100と液晶駆動用電源電圧VLCDとフレーム信号
FRとが入力し、このコモンデータC1〜C100をコモン駆動
用出力表示データCOM1〜COM100に変換してフレーム信号
FRにしたがって出力端子に出力する。上記液晶駆動用電
源電圧VLCDは、４値のレベル（高い方から低い方へ順に
VLCD 0,VLCD 2,VLCD 3）を有し、VLCD 0,VLCD 3は液晶
を点灯状態に駆動するのに必要なレベル（液晶点灯レベ
ル）であり、VLCD 1,VLCD2は液晶を非点灯状態に駆動す
るのに必要なレベル（液晶非点灯レベル）であり、これ
らの電源電圧レベルは前記レベル変換・出力回路92で上
記コモンデータC1〜C100のレベルに応じて選択される。
を駆動するコモン駆動回路と、セグメント電極を駆動す
るセグメント駆動回路とがあり、この２つの駆動回路は
同時に使用される。上記コモン駆動回路用のLSI（大規
模集積回路）は、第８図に示すように、シフトレジスタ
回路91とレベル変換・出力回路92とを有する。上記シフ
トレジスタ回路91は、コモン信号FPとラッチパルスLPと
が入力し、このラッチパルスLPをデータ転送クロックと
してコモン信号FPを順次シフトし、最終シフト出力Ｄ
outをデータ出力端子に出力すると共に、パラレルのコ
モンデータC1〜C100を前記レベル変換・出力回路92に供
給する。このレベル変換・出力回路92は、上記コモンデ
ータC1〜C100と液晶駆動用電源電圧VLCDとフレーム信号
FRとが入力し、このコモンデータC1〜C100をコモン駆動
用出力表示データCOM1〜COM100に変換してフレーム信号
FRにしたがって出力端子に出力する。上記液晶駆動用電
源電圧VLCDは、４値のレベル（高い方から低い方へ順に
VLCD 0,VLCD 2,VLCD 3）を有し、VLCD 0,VLCD 3は液晶
を点灯状態に駆動するのに必要なレベル（液晶点灯レベ
ル）であり、VLCD 1,VLCD2は液晶を非点灯状態に駆動す
るのに必要なレベル（液晶非点灯レベル）であり、これ
らの電源電圧レベルは前記レベル変換・出力回路92で上
記コモンデータC1〜C100のレベルに応じて選択される。
上記コモン駆動用LSIの上記各信号の波形を第10図に示
しており、出力表示データCOM 1〜COM100はラッチパル
スLPの後縁（本例では立ち下がり）に同期している。こ
れは、前記シフトレジスタ回路91の１ビット分のレジス
タ回路は、第９図に示すように、ラッチパルスLPの立ち
上がりでデータを読み込むクロックドインバータ101
と、反転ラッチパルス▲▼の立ち上がり、つまりラ
ッチパルスLPの立ち下がりでデータを出力するクロック
ドインバータ102とが直列に接続されているからであ
る。
しており、出力表示データCOM 1〜COM100はラッチパル
スLPの後縁（本例では立ち下がり）に同期している。こ
れは、前記シフトレジスタ回路91の１ビット分のレジス
タ回路は、第９図に示すように、ラッチパルスLPの立ち
上がりでデータを読み込むクロックドインバータ101
と、反転ラッチパルス▲▼の立ち上がり、つまりラ
ッチパルスLPの立ち下がりでデータを出力するクロック
ドインバータ102とが直列に接続されているからであ
る。
一方、セグメント駆動回路用のLSIは、第11図に示すよ
うに、シフトレジスタ回路121と、ラッチ回路122と、レ
ベル変換・出力回路123とを有する。上記シフトレジス
タ回路121は、セグメント表示データDINとシステムクロ
ックパルスSCPとが入力し、このクロックパルスSCPをデ
ータ転送クロックとして入力データDINを順次シフト
し、最終シフト出力Ｄoutをデータ出力端子に出力する
と共に、パラレルのセグメント表示データD1〜D100を前
記ラッチ回路122に供給する。このラッチ回路122は、上
記セグメント表示データD1〜D100とラッチパルスLPとが
入力し、このラッチパルスLPに同期してセグメント表示
データD1〜D100をラッチする。前記レベル変換・出力回
路123は、上記ラッチ回路122のラッチ出力S1〜S100と液
晶駆動用電源電圧VLCD（４値レベルVLCD 0〜VLCD 3を有
する）とフレーム信号FRとが入力し、上記ラッチ出力S1
〜S100のレベルに応じて電源電圧レベルを選択し、フレ
ーム信号FRにしたがってセグメント駆動用出力表示デー
タSEG 1〜SEG 100として出力端子に出力する。
うに、シフトレジスタ回路121と、ラッチ回路122と、レ
ベル変換・出力回路123とを有する。上記シフトレジス
タ回路121は、セグメント表示データDINとシステムクロ
ックパルスSCPとが入力し、このクロックパルスSCPをデ
ータ転送クロックとして入力データDINを順次シフト
し、最終シフト出力Ｄoutをデータ出力端子に出力する
と共に、パラレルのセグメント表示データD1〜D100を前
記ラッチ回路122に供給する。このラッチ回路122は、上
記セグメント表示データD1〜D100とラッチパルスLPとが
入力し、このラッチパルスLPに同期してセグメント表示
データD1〜D100をラッチする。前記レベル変換・出力回
路123は、上記ラッチ回路122のラッチ出力S1〜S100と液
晶駆動用電源電圧VLCD（４値レベルVLCD 0〜VLCD 3を有
する）とフレーム信号FRとが入力し、上記ラッチ出力S1
〜S100のレベルに応じて電源電圧レベルを選択し、フレ
ーム信号FRにしたがってセグメント駆動用出力表示デー
タSEG 1〜SEG 100として出力端子に出力する。
上記セグメント駆動用LSIのラッチ回路122として、ラッ
チパルスLPの前縁（本例では立ち上がり）に同期してラ
ッチする前縁同期型ラッチ回路を用いる前縁同期型セグ
メント駆動用LSIと、上記ラッチ回路122として、ラッチ
パルスLPの後縁（本例では立ち下がり）に同期してラッ
チする後縁同期型ラッチ回路を用いる後縁同期型セグメ
ント駆動用LSIとの２種類が存在する。上記前縁同期型
ラッチ回路は、各ビット用の１ビット分のラッチ回路
が、第12図に示すように、ラッチパルスLPにより駆動さ
れるクロックドインバータ131と、このクロックドイン
バータ131の出力側に接続されたインバータ132と、この
インバータ132の入出力端間に接続されて反転ラッチパ
ルス▲▼により駆動されるクロックドインバータ13
3とからなり、ラッチパルスLPの立ち上がりに同期して
ラッチ出力S1〜S100が変化する。
チパルスLPの前縁（本例では立ち上がり）に同期してラ
ッチする前縁同期型ラッチ回路を用いる前縁同期型セグ
メント駆動用LSIと、上記ラッチ回路122として、ラッチ
パルスLPの後縁（本例では立ち下がり）に同期してラッ
チする後縁同期型ラッチ回路を用いる後縁同期型セグメ
ント駆動用LSIとの２種類が存在する。上記前縁同期型
ラッチ回路は、各ビット用の１ビット分のラッチ回路
が、第12図に示すように、ラッチパルスLPにより駆動さ
れるクロックドインバータ131と、このクロックドイン
バータ131の出力側に接続されたインバータ132と、この
インバータ132の入出力端間に接続されて反転ラッチパ
ルス▲▼により駆動されるクロックドインバータ13
3とからなり、ラッチパルスLPの立ち上がりに同期して
ラッチ出力S1〜S100が変化する。
また、前記後縁同期型ラッチ回路は、各ビット用の１ビ
ット分のラッチ回路が、第13図に示すように、ラッチパ
ルスLPにより駆動されるクロックドインバータ141,142
と、反転ラッチパルス▲▼により駆動されるクロッ
クドインバータ143,144と、インバータ145,146とが接続
されてなり、ラッチパルスLPの立ち上がりでデータを読
み込み、反転ラッチパルス▲▼の立ち上がり（つま
り、ラッチパルスLPの立ち下がり）でデータを出力す
る。
ット分のラッチ回路が、第13図に示すように、ラッチパ
ルスLPにより駆動されるクロックドインバータ141,142
と、反転ラッチパルス▲▼により駆動されるクロッ
クドインバータ143,144と、インバータ145,146とが接続
されてなり、ラッチパルスLPの立ち上がりでデータを読
み込み、反転ラッチパルス▲▼の立ち上がり（つま
り、ラッチパルスLPの立ち下がり）でデータを出力す
る。
上記したようなセグメント駆動用LSIの上記各信号の波
形を第14図に示しており、一部の信号については前縁同
期型セグメント駆動用LSI、後縁同期型セグメント駆動
用LSIのそれぞれについて示している。
形を第14図に示しており、一部の信号については前縁同
期型セグメント駆動用LSI、後縁同期型セグメント駆動
用LSIのそれぞれについて示している。
ところで、上記２種類のセグメント駆動用LSIの実際の
使用状況は、前縁同期型のものの方の使用割合が多い。
それは、前縁同期型セグメント駆動用LSIのラッチ回路
（第12図参照）の方が後縁同期型セグメント駆動用LSI
のラッチ回路（第13図参照）に比べて使用素子数が半分
で済み、チップ上の占有面積が半分で済み、チップ全体
の面積、コストの点で有利であるからである。
使用状況は、前縁同期型のものの方の使用割合が多い。
それは、前縁同期型セグメント駆動用LSIのラッチ回路
（第12図参照）の方が後縁同期型セグメント駆動用LSI
のラッチ回路（第13図参照）に比べて使用素子数が半分
で済み、チップ上の占有面積が半分で済み、チップ全体
の面積、コストの点で有利であるからである。
このような前縁同期型セグメント駆動用LSIと前記コモ
ン駆動用LSIとを同時に使用して液晶表示装置を駆動す
る場合の動作波形を第15図に示している。この場合、コ
モン駆動用LSIの出力表示データCOM 1〜COM 100はラッ
チパルスLPの後縁（立ち下がり）に同期して変化し、セ
グメント駆動用LSIの出力表示データSEG1〜SEG100はラ
ッチパルスLPの前縁（立ち上がり）に同期して変化する
ので、ラッチパルスLPが“1"レベルの期間に誤った表示
が発生してしまう。この期間（誤表示期間）の存在によ
って、液晶表示装置の表示面ににじみが現われ、表示品
位の低下および液晶寿命の短縮につながるという問題が
あった。
ン駆動用LSIとを同時に使用して液晶表示装置を駆動す
る場合の動作波形を第15図に示している。この場合、コ
モン駆動用LSIの出力表示データCOM 1〜COM 100はラッ
チパルスLPの後縁（立ち下がり）に同期して変化し、セ
グメント駆動用LSIの出力表示データSEG1〜SEG100はラ
ッチパルスLPの前縁（立ち上がり）に同期して変化する
ので、ラッチパルスLPが“1"レベルの期間に誤った表示
が発生してしまう。この期間（誤表示期間）の存在によ
って、液晶表示装置の表示面ににじみが現われ、表示品
位の低下および液晶寿命の短縮につながるという問題が
あった。
この問題を解決するためには、コモン駆動用LSIとセグ
メント駆動用LSIとして出力表示データの位相が互いに
同期したものを使用する必要があるが、そのために液晶
駆動用LSIの仕様等を詳細に調査して所要のものを所要
数量確保することは煩雑である。
メント駆動用LSIとして出力表示データの位相が互いに
同期したものを使用する必要があるが、そのために液晶
駆動用LSIの仕様等を詳細に調査して所要のものを所要
数量確保することは煩雑である。
（発明が解決しようとする課題） 本発明は、上記したようにセグメント駆動回路の出力表
示データの位相とコモン駆動回路の出力表示データの位
相とがずれている場合に表示のにじみ現象が生じるとい
う問題点、および上記両位相が同期しているものを確保
する手数が煩雑であるという問題点を解決すべくなされ
たもので、同時使用されるセグメント駆動回路の出力表
示データの位相に同期するようにコモン用出力表示デー
タの位相を簡単に切換制御することができ、液晶表示面
上の表示のにじみ現象を除去でき、表示品位の向上およ
び液晶表示素子の長寿命化を図ることができ、出力表示
データの位相が異なる２種類のセグメント駆動回路の任
意の一方と組合せ使用が可能になり、汎用性の高い液晶
表示用コモン駆動回路を提供することを目的とする。
示データの位相とコモン駆動回路の出力表示データの位
相とがずれている場合に表示のにじみ現象が生じるとい
う問題点、および上記両位相が同期しているものを確保
する手数が煩雑であるという問題点を解決すべくなされ
たもので、同時使用されるセグメント駆動回路の出力表
示データの位相に同期するようにコモン用出力表示デー
タの位相を簡単に切換制御することができ、液晶表示面
上の表示のにじみ現象を除去でき、表示品位の向上およ
び液晶表示素子の長寿命化を図ることができ、出力表示
データの位相が異なる２種類のセグメント駆動回路の任
意の一方と組合せ使用が可能になり、汎用性の高い液晶
表示用コモン駆動回路を提供することを目的とする。
［発明の構成］ （課題を解決するための手段） 本発明の液晶表示用コモン駆動回路は、コモンデータ入
力をクロックパルスによりラッチするデータ入力回路
と、このデータ入力回路のデータ出力が入力し、クロッ
クパルスにより順次シフトするシフトレジスタ回路と、
上記データ入力回路のデータ出力および上記シフトレジ
スタ回路のパラレルなビットデータ出力が入力し、液晶
表示用コモン駆動信号にレベル変換して出力するレベル
変換・出力回路と、ラッチパルスおよび位相切換信号が
入力し、位相切換信号に応じてラッチパルスから所定の
クロックパルスを生成して前記データ入力回路およびシ
フトレジスタ回路に供給し、このデータ入力回路および
シフトレジスタ回路のデータ出力をラッチパルスの立ち
上がりまたは立ち下がりに同期して変化させるように制
御するクロック制御回路とを具備することを特徴とす
る。
力をクロックパルスによりラッチするデータ入力回路
と、このデータ入力回路のデータ出力が入力し、クロッ
クパルスにより順次シフトするシフトレジスタ回路と、
上記データ入力回路のデータ出力および上記シフトレジ
スタ回路のパラレルなビットデータ出力が入力し、液晶
表示用コモン駆動信号にレベル変換して出力するレベル
変換・出力回路と、ラッチパルスおよび位相切換信号が
入力し、位相切換信号に応じてラッチパルスから所定の
クロックパルスを生成して前記データ入力回路およびシ
フトレジスタ回路に供給し、このデータ入力回路および
シフトレジスタ回路のデータ出力をラッチパルスの立ち
上がりまたは立ち下がりに同期して変化させるように制
御するクロック制御回路とを具備することを特徴とす
る。
（作用） 位相切換信号入力の論理レベルに応じてコモン駆動信号
出力の位相をラッチパルスの立ち上がりまたは立ち下が
りの任意の一方に同期させることができる。したがっ
て、同時使用するセグメント駆動回路の出力表示データ
の位相に同期するようにコモン駆動信号出力の位相を切
換制御することが可能になる。
出力の位相をラッチパルスの立ち上がりまたは立ち下が
りの任意の一方に同期させることができる。したがっ
て、同時使用するセグメント駆動回路の出力表示データ
の位相に同期するようにコモン駆動信号出力の位相を切
換制御することが可能になる。
（実施例） 以下、図面を参照して本発明の一実施例を詳細に説明す
る。
る。
第１図はコモン駆動用LSIを示しており、コモンデータ
入力端子とシフトレジスタ回路１のデータ入力端子との
間にデータ入力回路（ラッチ回路）２が挿入されてお
り、上記シフトレジスタ回路１の最終ビットデータ出力
端とデータ出力端子との間にデータ出力回路（ラッチ回
路）３が挿入されている。ラッチパルス入力端子のラッ
チパルスLP入力は前記データ出力回路３に供給されると
共にクロック制御回路４に供給される。このクロック制
御回路４は、位相切換信号入力端子に入力する位相切換
信号TSWも供給され、２種類のクロックパルスφ1,φを
前記データ入力回路２に供給し、クロックパルスφを前
記シフトレジスタ回路１のシフトクロック入力端に供給
する。このシフトレジスタ回路１は、データ入力をシフ
トクロックにより順次シフトする。上記データ入力回路
２の出力CD1およびシフトレジスタ回路１のパラレルな
ビットデータCD2〜CD100はレベル変換・出力回路５に入
力する。このレベル変換・出力回路５は、液晶駆動電源
端子から入力する液晶駆動電源電圧VLCDおよびフレーム
信号入力端子から入力するフレーム信号FRが供給され、
上記データ入力回路２およびシフトレジスタ回路１から
入力するビットデータをレベル変換し、コモン駆動用出
力表示データCOM 1〜COM 100を出力端子に出力する。
入力端子とシフトレジスタ回路１のデータ入力端子との
間にデータ入力回路（ラッチ回路）２が挿入されてお
り、上記シフトレジスタ回路１の最終ビットデータ出力
端とデータ出力端子との間にデータ出力回路（ラッチ回
路）３が挿入されている。ラッチパルス入力端子のラッ
チパルスLP入力は前記データ出力回路３に供給されると
共にクロック制御回路４に供給される。このクロック制
御回路４は、位相切換信号入力端子に入力する位相切換
信号TSWも供給され、２種類のクロックパルスφ1,φを
前記データ入力回路２に供給し、クロックパルスφを前
記シフトレジスタ回路１のシフトクロック入力端に供給
する。このシフトレジスタ回路１は、データ入力をシフ
トクロックにより順次シフトする。上記データ入力回路
２の出力CD1およびシフトレジスタ回路１のパラレルな
ビットデータCD2〜CD100はレベル変換・出力回路５に入
力する。このレベル変換・出力回路５は、液晶駆動電源
端子から入力する液晶駆動電源電圧VLCDおよびフレーム
信号入力端子から入力するフレーム信号FRが供給され、
上記データ入力回路２およびシフトレジスタ回路１から
入力するビットデータをレベル変換し、コモン駆動用出
力表示データCOM 1〜COM 100を出力端子に出力する。
第２図は、前記シフトレジスタ回路１における各ビット
用の１ビット分回路の一例を示しており、クロックパル
スφ反転した反転クロックパルスにより駆動されるク
ロックドインバータ21と、クロックパルスφにより駆動
されるクロックドインバータ22とが直列に接続されてい
る。これにより、クロックパルスφの立ち下がりでデー
タを読み込み、クロックパルスφの立ち上がりでデータ
を読み出す。
用の１ビット分回路の一例を示しており、クロックパル
スφ反転した反転クロックパルスにより駆動されるク
ロックドインバータ21と、クロックパルスφにより駆動
されるクロックドインバータ22とが直列に接続されてい
る。これにより、クロックパルスφの立ち下がりでデー
タを読み込み、クロックパルスφの立ち上がりでデータ
を読み出す。
第３図は前記クロック制御回路４の一例を示しており、
位相切換信号TSWとラッチパルスLPとがそれぞれ入力す
るオアゲート31、ナンドゲート32と、これらのオアゲー
ト31、ナンドゲート32の各出力が入力するナンドゲート
33と、このナンドゲート33の出力を反転してクロックパ
ルスφを出力するインバータ34と、このインバータ34の
出力φと前記位相切換信号TSWとが入力しクロックパル
スφ１を出力するナンドゲート35とからなる。ここで、
上記オアゲート31、ナンドゲート32,33、インバータ34
は、位相切換信号TSWの論理レベルに応じてラッチパル
スLPと同相または逆相を有するクロックパルスφを出力
する一致回路36を形成している。
位相切換信号TSWとラッチパルスLPとがそれぞれ入力す
るオアゲート31、ナンドゲート32と、これらのオアゲー
ト31、ナンドゲート32の各出力が入力するナンドゲート
33と、このナンドゲート33の出力を反転してクロックパ
ルスφを出力するインバータ34と、このインバータ34の
出力φと前記位相切換信号TSWとが入力しクロックパル
スφ１を出力するナンドゲート35とからなる。ここで、
上記オアゲート31、ナンドゲート32,33、インバータ34
は、位相切換信号TSWの論理レベルに応じてラッチパル
スLPと同相または逆相を有するクロックパルスφを出力
する一致回路36を形成している。
第４図は前記データ入力回路２の一例を示しており、ク
ロックパルスφ１により駆動されるクロックドインバー
タ41と、クロックパルスφにより駆動されるクロックド
インバータ42とが直列に接続されている。これにより、
クロックφ１の立ち上がりでコモンデータ入力をラッチ
し、クロックφの立ち上がりでデータを出力する。
ロックパルスφ１により駆動されるクロックドインバー
タ41と、クロックパルスφにより駆動されるクロックド
インバータ42とが直列に接続されている。これにより、
クロックφ１の立ち上がりでコモンデータ入力をラッチ
し、クロックφの立ち上がりでデータを出力する。
第５図は前記データ出力回路３の一例を示しており、ラ
ッチパルスLPを反転した反転ラッチパルス▲▼によ
り駆動されるクロックドインバータ51と、このクロック
ドインバータ51の出力を反転して出力データＤoutとす
るインバータ52とからなる。これにより、データ入力
（シフトレジスタ回路１の最終ビット出力CD100）を反
転ラッチパルス▲▼の立ち上がりでラッチする。
ッチパルスLPを反転した反転ラッチパルス▲▼によ
り駆動されるクロックドインバータ51と、このクロック
ドインバータ51の出力を反転して出力データＤoutとす
るインバータ52とからなる。これにより、データ入力
（シフトレジスタ回路１の最終ビット出力CD100）を反
転ラッチパルス▲▼の立ち上がりでラッチする。
次に、上記第１図のコモン駆動用LSIに位相切換信号TSW
として“0"レベルが与えられている場合の動作、および
“1"レベルが与えられている場合の動作について各対応
して第６図および第７図に示す信号波形を参照しながら
説明する。TSW信号が“0"の場合、クロック制御回路４
はラッチパルスLPと同相のクロックパルスφおよび“1"
レベルのクロックパルスφ１を出力する。データ入力回
路２は、上記“1"レベルのクロックパルスφ１によりク
ロックドインバータ41が常に動作状態であり、クロック
ドインバータ42は上記クロックパルスφの立ち上がりで
動作するので、結果的に出力CD1はラッチパルスLPの立
ち上がりに同期して変化する。シフトレジスタ回路１
は、反転クロックパルスの立ち上がりで読み込み、ク
ロックパルスφの立ち上がりで出力するので、ラッチパ
ルスLPの立ち上がりに同期して出力CD2〜CD100が変化す
ることになる。データ出力回路３は、反転ラッチパルス
▲▼の立ち上がり（ラッチパルスLPの立ち下がり）
に同期して読み込み、これを反転して出力するので、入
力データをラッチパルスLPが“1"レベルの期間だけ遅ら
せて出力する事になる。レベル変換・出力回路５は、前
記データ入力回路２の出力ビットCD1およびシフトレジ
スタ回路１のパラレルなビットデータCD2〜CD100を従来
技術と同様にレベル変換し、コモン駆動用出力表示デー
タCOM 1〜COM 100を出力する。この場合、出力表示デー
タCOM1〜COM100はラッチパルスLPの立ち上がりに同期し
て出力されることになる。
として“0"レベルが与えられている場合の動作、および
“1"レベルが与えられている場合の動作について各対応
して第６図および第７図に示す信号波形を参照しながら
説明する。TSW信号が“0"の場合、クロック制御回路４
はラッチパルスLPと同相のクロックパルスφおよび“1"
レベルのクロックパルスφ１を出力する。データ入力回
路２は、上記“1"レベルのクロックパルスφ１によりク
ロックドインバータ41が常に動作状態であり、クロック
ドインバータ42は上記クロックパルスφの立ち上がりで
動作するので、結果的に出力CD1はラッチパルスLPの立
ち上がりに同期して変化する。シフトレジスタ回路１
は、反転クロックパルスの立ち上がりで読み込み、ク
ロックパルスφの立ち上がりで出力するので、ラッチパ
ルスLPの立ち上がりに同期して出力CD2〜CD100が変化す
ることになる。データ出力回路３は、反転ラッチパルス
▲▼の立ち上がり（ラッチパルスLPの立ち下がり）
に同期して読み込み、これを反転して出力するので、入
力データをラッチパルスLPが“1"レベルの期間だけ遅ら
せて出力する事になる。レベル変換・出力回路５は、前
記データ入力回路２の出力ビットCD1およびシフトレジ
スタ回路１のパラレルなビットデータCD2〜CD100を従来
技術と同様にレベル変換し、コモン駆動用出力表示デー
タCOM 1〜COM 100を出力する。この場合、出力表示デー
タCOM1〜COM100はラッチパルスLPの立ち上がりに同期し
て出力されることになる。
上記とは逆に、TSW信号が“1"レベルの場合、クロック
制御回路４はラッチパルスLPとは逆相のクロックパルス
φおよびラッチパルスLPと同相のクロックパルスφ１を
出力する。データ入力回路２は、上記クロックパルスφ
１の立ち上がりで読み込み、クロックパルスφの立ち上
がりで出力するので、出力CD1はラッチパルスLPの立ち
下がりに同期して変化する。シフトレジスタ回路１は、
反転クロックパルスの立ち上がりで読み込み、クロッ
クパルスφの立ち上がりで出力するので、ラッチパルス
LPの立ち下がりに同期して出力CD2〜CD100が変化するこ
とになる。データ出力回路３は、反転ラッチパルス▲
▼の立ち上がり（ラッチパルスLPの立ち下がり）に同
期してデータを読み込み、これを反転して出力するの
で、入力データをそのまま出力することになる。レベル
変換・出力回路５は、前記データ入力回路２の出力デー
タおよびシフトレジスタ回路１のパラレルなビットデー
タをレベル変換し、コモン駆動用出力表示データCOM 1
〜COM 100を出力する。この場合、出力表示データCOM 1
〜COM 100はラッチパルスLPの立ち下がりに同期して出
力されることになる。
制御回路４はラッチパルスLPとは逆相のクロックパルス
φおよびラッチパルスLPと同相のクロックパルスφ１を
出力する。データ入力回路２は、上記クロックパルスφ
１の立ち上がりで読み込み、クロックパルスφの立ち上
がりで出力するので、出力CD1はラッチパルスLPの立ち
下がりに同期して変化する。シフトレジスタ回路１は、
反転クロックパルスの立ち上がりで読み込み、クロッ
クパルスφの立ち上がりで出力するので、ラッチパルス
LPの立ち下がりに同期して出力CD2〜CD100が変化するこ
とになる。データ出力回路３は、反転ラッチパルス▲
▼の立ち上がり（ラッチパルスLPの立ち下がり）に同
期してデータを読み込み、これを反転して出力するの
で、入力データをそのまま出力することになる。レベル
変換・出力回路５は、前記データ入力回路２の出力デー
タおよびシフトレジスタ回路１のパラレルなビットデー
タをレベル変換し、コモン駆動用出力表示データCOM 1
〜COM 100を出力する。この場合、出力表示データCOM 1
〜COM 100はラッチパルスLPの立ち下がりに同期して出
力されることになる。
即ち、上記実施例のコモン駆動用LSIによれば、出力表
示データは、TSW信号が“0"のときにはラッチパルスLP
の立ち上がりに同期し、TSW信号が“1"のときにはラッ
チパルスLPの立ち下がりに同期することになり、同時使
用されるセグメント駆動用LSIの出力表示データがラッ
チパルスLPの立ち上がり同期であるか立ち下がり同期で
あるかに応じてTSW信号の論理レベルを選択設定するこ
とで適正な組合せ使用が可能になる。
示データは、TSW信号が“0"のときにはラッチパルスLP
の立ち上がりに同期し、TSW信号が“1"のときにはラッ
チパルスLPの立ち下がりに同期することになり、同時使
用されるセグメント駆動用LSIの出力表示データがラッ
チパルスLPの立ち上がり同期であるか立ち下がり同期で
あるかに応じてTSW信号の論理レベルを選択設定するこ
とで適正な組合せ使用が可能になる。
なお、TSW信号を外部から入力するために、専用の１個
の外部入力端子を付加するだけで済む。
の外部入力端子を付加するだけで済む。
また、前記クロック制御回路の具体的構成は前記実施例
に限らず、種々の変形実施が可能である。
に限らず、種々の変形実施が可能である。
［発明の効果］ 上述したように本発明の液晶表示用コモン駆動回路によ
れば、同時使用されるセグメント駆動回路の出力表示デ
ータの位相に同期するようにコモン用出力表示データの
位相を簡単に切換制御することができる。したがって、
液晶表示面上の表示のにじみ現象を除去でき、表示品位
の向上および液晶表示素子の長寿命化を図ることがで
き、出力表示データの位相が異なる２種類のセグメント
駆動回路の任意の一方と組合せ使用が可能になり、上記
コモン駆動回路の汎用性が向上する。
れば、同時使用されるセグメント駆動回路の出力表示デ
ータの位相に同期するようにコモン用出力表示データの
位相を簡単に切換制御することができる。したがって、
液晶表示面上の表示のにじみ現象を除去でき、表示品位
の向上および液晶表示素子の長寿命化を図ることがで
き、出力表示データの位相が異なる２種類のセグメント
駆動回路の任意の一方と組合せ使用が可能になり、上記
コモン駆動回路の汎用性が向上する。
第１図は本発明の一実施例に係る液晶表示用コモン駆動
用LSIを示すブロック図、第２図は第１図中のシフトレ
ジスタ回路の１ビット分を示す回路図、第３図は第１図
中のクロック制御回路の一例を示す回路図、第４図は第
１図中のデータ入力回路の一例を示す回路図、第５図は
第１図中のデータ出力回路の一例を示す回路図、第６図
および第７図は第１図のコモン駆動用LSIのTSW信号が
“0"レベル、“1"レベルの場合に対応する動作波形を示
す図、第８図は従来のコモン駆動用LSIを示すブロック
図、第９図は第８図中のシフトレジスタ回路の１ビット
分を示す回路図、第10図は第８図のコモン駆動用LSIの
動作波形を示す図、第11図は従来のセグメント駆動用LS
Iを示すブロック図、第12図および第13図は前縁同期型
セグメント駆動用LSIのラッチ回路の１ビット分および
後縁同期型セグメント駆動用LSIのラッチ回路の１ビッ
ト分を示す回路図、第14図は前縁同期型セグメント駆動
用LSIおよび後縁同期型セグメント駆動用LSIの動作波形
を示す図、第15図は従来のコモン駆動用LSIと前縁同期
型セグメント駆動用LSIとを同時使用した場合の動作波
形を示す図である。 １……シフトレジスタ回路、２……データ入力回路、３
……データ出力回路、４……クロック制御回路、５……
レベル変換・出力回路。
用LSIを示すブロック図、第２図は第１図中のシフトレ
ジスタ回路の１ビット分を示す回路図、第３図は第１図
中のクロック制御回路の一例を示す回路図、第４図は第
１図中のデータ入力回路の一例を示す回路図、第５図は
第１図中のデータ出力回路の一例を示す回路図、第６図
および第７図は第１図のコモン駆動用LSIのTSW信号が
“0"レベル、“1"レベルの場合に対応する動作波形を示
す図、第８図は従来のコモン駆動用LSIを示すブロック
図、第９図は第８図中のシフトレジスタ回路の１ビット
分を示す回路図、第10図は第８図のコモン駆動用LSIの
動作波形を示す図、第11図は従来のセグメント駆動用LS
Iを示すブロック図、第12図および第13図は前縁同期型
セグメント駆動用LSIのラッチ回路の１ビット分および
後縁同期型セグメント駆動用LSIのラッチ回路の１ビッ
ト分を示す回路図、第14図は前縁同期型セグメント駆動
用LSIおよび後縁同期型セグメント駆動用LSIの動作波形
を示す図、第15図は従来のコモン駆動用LSIと前縁同期
型セグメント駆動用LSIとを同時使用した場合の動作波
形を示す図である。 １……シフトレジスタ回路、２……データ入力回路、３
……データ出力回路、４……クロック制御回路、５……
レベル変換・出力回路。
Claims (2)
- 【請求項１】コモンデータ入力をクロックパルスにより
ラッチするデータ入力回路と、このデータ入力回路のデ
ータ出力が入力し、クロックパルスにより順次シフトす
るシフトレジスタ回路と、上記データ入力回路のデータ
出力および上記シフトレジスタ回路のパラレルなビット
データ出力が入力し、液晶表示用コモン駆動信号にレベ
ル変換して出力するレベル変換・出力回路と、ラッチパ
ルスおよび位相切換信号が入力し、位相切換信号に応じ
てラッチパルスから所定のクロックパルスを生成して前
記データ入力回路およびシフトレジスタ回路に供給し、
このデータ入力回路およびシフトレジスタ回路のデータ
出力をラッチパルスの立ち上がりまたは立ち下がりに同
期して変化させるように制御するクロック制御回路とを
具備することを特徴とする液晶駆動用コモン駆動回路。 - 【請求項２】前記クロック制御回路は、ラッチパルス入
力と位相切換信号入力との論理レベルの一致／不一致を
検出し、一致／不一致に応じて論理レベルが反転するク
ロックパルスφを出力する一致回路と、この一致回路の
出力と前記位相切換信号入力とが入力し、クロックパル
スφ１を出力するゲート回路とを有し、上記クロックパ
ルスφおよびφ１を前記データ入力回路に供給し、上記
クロックパルスφを前記シフトレジスタ回路に供給する
ことを特徴とする前記特許請求の範囲第１項記載の液晶
表示用コモン駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63007956A JPH079568B2 (ja) | 1988-01-18 | 1988-01-18 | 液晶表示用コモン駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63007956A JPH079568B2 (ja) | 1988-01-18 | 1988-01-18 | 液晶表示用コモン駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01185597A JPH01185597A (ja) | 1989-07-25 |
| JPH079568B2 true JPH079568B2 (ja) | 1995-02-01 |
Family
ID=11679941
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63007956A Expired - Lifetime JPH079568B2 (ja) | 1988-01-18 | 1988-01-18 | 液晶表示用コモン駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH079568B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3914756B2 (ja) * | 2000-12-19 | 2007-05-16 | 株式会社東芝 | 表示装置 |
-
1988
- 1988-01-18 JP JP63007956A patent/JPH079568B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01185597A (ja) | 1989-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3361925B2 (ja) | 集積回路 | |
| JPS60224319A (ja) | フリツプ・フロツプ回路 | |
| JPH08137430A (ja) | 半導体集積回路 | |
| CN107491208B (zh) | 触控驱动单元、触控驱动电路和显示装置 | |
| JPH079568B2 (ja) | 液晶表示用コモン駆動回路 | |
| JPH02210323A (ja) | マトリクス回路の駆動回路及びその駆動回路を制御するクロック形成器 | |
| KR102870002B1 (ko) | 전원관리회로 및 이의 구동방법 | |
| GB2155221A (en) | A series/parallel conversion circuit and display driver | |
| JPH06274134A (ja) | 液晶表示ドライバー内蔵ワンチップマイクロコンピュータ | |
| JPS6239427Y2 (ja) | ||
| JP2547281B2 (ja) | 半導体集積回路 | |
| TWI401644B (zh) | 液晶驅動電路 | |
| JPS583053A (ja) | 電子装置の入出力信号制御方式 | |
| JPH06138838A (ja) | Ｌｃｄドライバ集積回路素子 | |
| KR100712538B1 (ko) | 래치를 기반으로 하는 펄스 발생기 및 이를 구비하는제어신호 발생회로 | |
| JP2662443B2 (ja) | 表示装置駆動用ｌｓｉに於けるデータ取り込み回路 | |
| JPH08254684A (ja) | 液晶表示制御駆動回路 | |
| JPS6162097A (ja) | ドツト表示駆動用集積回路 | |
| KR890007272Y1 (ko) | 액정 표시용 콘트롤러의 어드레스 카운터 클럭 발생회로 | |
| JPH0458037B2 (ja) | ||
| JPH042969B2 (ja) | ||
| JP2555628B2 (ja) | データ転送回路 | |
| JPH01231026A (ja) | 垂直走査回路 | |
| JPS6195396A (ja) | 半導体集積回路 | |
| JPH0544039B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |