JPH0797194B2 - 光信号シフト回路 - Google Patents

光信号シフト回路

Info

Publication number
JPH0797194B2
JPH0797194B2 JP60142269A JP14226985A JPH0797194B2 JP H0797194 B2 JPH0797194 B2 JP H0797194B2 JP 60142269 A JP60142269 A JP 60142269A JP 14226985 A JP14226985 A JP 14226985A JP H0797194 B2 JPH0797194 B2 JP H0797194B2
Authority
JP
Japan
Prior art keywords
current
light amount
electrode
incident light
hysteresis
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60142269A
Other languages
English (en)
Other versions
JPS623231A (ja
Inventor
邦雄 長島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP60142269A priority Critical patent/JPH0797194B2/ja
Priority to US06/818,932 priority patent/US4748630A/en
Priority to CA000499717A priority patent/CA1270561A/en
Priority to DE8686100539T priority patent/DE3688433T2/de
Priority to EP86100539A priority patent/EP0188290B1/en
Publication of JPS623231A publication Critical patent/JPS623231A/ja
Publication of JPH0797194B2 publication Critical patent/JPH0797194B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、光コンピュータ等において論理演算デバイス
として用いられ電気のクロック信号に従って光のデータ
信号をシフトする光信号シフト方式に関する。
(従来技術とその問題点) 従来、電気信号の論理演算を高速で行なうデバイスとし
ては、カレント・スイッチを基本ブロックとしたカレン
トモードロジックが知られており更には近年GaAs FETや
ジョセフソン結合素子等を用いた超高速論理演算デバイ
スの研究が進められている。
しかしながら画像情報等の2次元的で大量なデータの高
速ディジタル情報処理を電気信号で行なうには演算速
度、消費電力等の面で限界がある。このため高速で2次
元情報の並列処理に親和性のある光信号を光のままディ
ジタル情報処理することのできる光論理演算デバイスの
実現が望まれており、このような光論理演算デバイスに
は光情報をシフトすることのできる光シフトレジスタが
不可決である。
そこで、本発明の目的は、電気のクロック信号に従って
光のデータ信号をシフトすることのできる光信号シフト
方式の提供にある。
(問題点を解決するための手段) 本発明によれば、第1及び第2の電極が共振軸方向に互
いに離れて配置され前記第1の電極から供給される第1
の注入電流と出射光量との間及び前記第2の電極から供
給される第2の注入電流と出射光量との間に第1及び第
2のヒステリシス特性をそれぞれ有し、且つ、前記第1
の電極側の活性層端面からの第1の入射光量と出射光量
との間及び前記第2の電極側の活性層端面からの第2入
射光量と出射光量との間に第3及び第4のヒステリシス
特性をそれぞれ有し、前記第3及び第4のヒステリシス
特性のしきい値が前記第1及び第2の注入電流によって
それぞれ制御可能な双安定半導体レーザと、前記第1の
ヒステリシスループ内にあり、且つ、あらかじめ定めら
れた第1の入射光量に対して前記第3のヒステリシス特
性のしきい値が大きな値を示す注入電流を前記第1の電
極に供給する第1の電流源と、前記第2のヒステリシス
ループ内にあり、且つ、あらかじめ定められた第2の入
射光量に対し前記第4のヒステリシス特性のしきい値が
大きな値を示す注入電流を前記第2の電極に供給する第
2の電流源とからなる光メモリを2n(nは正の整数)個
含み、これら光メモリは前記半導体レーザの活性層の端
面を互いに接して縦続に光接続してあり、2i−1(i=
1,2・・・・n)番目の前記光メモリの前記第1の電流
源の電流値を前記第1のヒステリシスループ内にあり、
且つ、あらかじめ定められた第1の入射光量に対して前
記第3のヒステリシス特性のしきい値が小さな値を示す
電流値のパルスを発生する第1の電気信号と、2i番目の
前記光メモリの前記第1の電流源の電流値を前記第1の
ヒステリシスループ内にあり、且つ、あらかじめ定めら
れた第1の入射光量に対して前記第3のヒステリシス特
性のしきい値が小さな値を示す電流値のパルスを発生す
る第2の電気信号とを交互に発生させる注入電流制御手
段が備えてあることを特徴とする光信号シフト回路が得
られる。
更に本発明によれば、第1及び第2の電極が共振軸方向
に互いに離れて配置され前記第1の電極から供給される
第1の注入電流と出射光量との間及び前記第2の電極か
ら供給される第2の注入電流と出射光量との間に第1及
び第2のヒステリシス特性をそれぞれ有し、且つ、前記
第1の電極側の活性層端面からの第1の入射光量と出射
光量との間及び前記第2の電極側の活性層端面からの第
2入射光量と出射光量との間に第3及び第4のヒステリ
シス特性を有し、前記第3及び第4のヒステリシス特性
のしきい値が前記第1及び第2の注入電流によってそれ
ぞれ制御可能な双安定半導体レーザと、前記第1のヒス
テリシスループ内にあり、且つ、あらかじめ定められた
第1の入射光量に対して前記第3のヒステリシス特性の
しきい値が大きな値を示す注入電流を前記第1の電極に
供給する第1の電流源と、前記第2のヒステリシスルー
プ内にあり、且つ、あらかじめ定められた第2の入射光
量に対して前記第4のヒステリシス特性のしきい値が大
きな値を示す注入電流を前記第2の電極に供給する第2
の電流源とからなる光メモリを2n(nは正の整数)個含
み、これら光メモリは前記半導体レーザの活性層の端面
を互いに接して縦続に光接続してあり、2i−1(i=1,
2・・・・n)番目の前記光メモリの前記第1の電流源
の電流値を前記第1のヒステリシスループ内にあり、且
つ、あらかじめ定められた第1の入射光量に対して前記
第3のヒステリシス特性のしきい値が小さな値を示す電
流値のパルスを発生する第1の電気信号と、2i番目の前
記光メモリの前記第1の電流源の電流値を前記第1のヒ
ステリシスループ内にあり、且つ、あらかじめ定められ
た第1の入射光量に対して前記第3のヒステリシス特性
のしきい値が小さな値を示す電流値のパルスを発生する
第2の電気信号とを交互に発生させる注入電流制御手段
と、2i−1(i=1,2・・・・n)番目の前記光メモリ
の前記第2の電流源の電流値を前記第2のヒステリシス
ループ内にあり、且つ、あらかじめ定められた第2の入
射光量に対して前記第4のヒステリシス特性のしきい値
が小さな値を示す電流値のパルスを発生する第3の電気
信号と、2i番目の前記光メモリの前記第2の電流源の電
流値を前記第2のヒステリシスループ内にあり、且つ、
あらかじめ定められた第2の入射光量に対して前記第4
のヒステリシス特性のしきい値が小さな値を示す電流値
のパルスを発生する第4の電気信号とを交互に発生させ
る第2の注入電流制御手段が備えてあることを特徴とす
る光信号シフト回路が得られる。
(実施例) 以下本発明の実施例について図面を参照して詳細に説明
する。
第9図900は本願発明に用いる双安定半導体レーザの具
体例を示す断面図である。構造は通常用いられる電流注
入形の半導体レーザとほぼ同じであり、例えば、GaAlAs
/GaAsやInGaAsP/InPを材料とするダブルヘテロ接合構造
のレーザである。但し、電極が溝をはさんで共振軸方向
に電極901と電極902との2つに分割されていることが通
常の半導体レーザとは異なっている。
このような双安定半導体レーザとしては昭和57年度電子
通信学会光・電波部門全国大会講演論文集(文冊2)27
2番に述べられているものが知られている。
第9図に示した双安定半導体レーザ900の電極901および
902にはそれぞれ注入電流i1およびi2が供給されてお
り、これによって活性層903の一端904および他端905に
それぞれ入射されている2つの光信号P1およびP2のいず
れか一方の値を記憶し、活性層903の両端から光信号P0
を出射する。
第10図は第9図に示した双安定半導体レーザ900の特性
を示す図である。第10図(a)に示すように第9図に示
した双安定半導体レーザ900は入射光量P1=0、注入電
流i2=i2bとした時に注入電流i1と出射光量P0との間に1
000で示すヒステリシス特性を有し、注入電流i1の値をi
1bに設定することによって2つの安定点AおよびBを示
す。第10図(b)は注入電流i2=i2bとした時の入射光
量P1と出射光量P0との関係を示す図であり、第9図に示
した双安定半導体レーザ900は注入電流i1の値を第10図
(a)に示したi1bの値に設定することにより1001で示
す特性を有する。ここで注入電流i1の値を第10図(b)
に示すi1wに設定すると、双安定半導体レーザ900は1002
で示す特性を示す。
一方第10図(c)に示すように第9図に示した双安定半
導体レーザ900はまた入射光量P2=0、注入電流i1=i1b
とした時に注入電流i2と出射光量P0との間に1003で示す
ヒステリシス特性を有し注入電流i2の値をi2bに設定す
ることによって2つの安定点AおよびBを示す。第10図
(d)は注入電流i1=i1bとした時の入射光量P2と出射
光量P0との関係を示す図であり、第9図に示した双安定
半導体レーザ900は注入電流i2の値を第10図(c)に示
したi2bの値に設定することにより1004で示す特性を有
する。ここで注入電流i2の値を第10図(e)に示すi2w
に設定すると双安定半導体レーザ900は1003で示す特性
を示す。第10図(a)における点A,Bはそれぞれ第10図
(b)〜(d)における点A,Bと同一の点を表わす。
第11図は入射光量P1,P2=0、注入電流i1=i1bとした時
の注入電流i2と電極902の電圧Vの関係を示す図であ
る。第9図に示した双安定半導体レーザにおいて注入電
流i2をi2cから増加させたときにはH→F→Iの経路で
電圧Vが増加し、逆に注入電流i2をi2t以上の値から減
少させた場合には電圧VはI→G→Hの経路で減少する
ようなヒステリシスを示す。この為注入電流i2=i2b
すると第9図に示した双安定半導体レーザは、第10図
(a),(b),(c),(d)の安定点Aにある時に
電極電圧v0を、第10図(a),(b),(c),(d)
の安定点Bにある時に電極電圧V1をそれぞれ示す。
更に第9図に示した双安定半導体レーザ900は、入射光
量P1,P2=0、注入電流i2=i2bとした時の注入電流i1
電極901の電圧との間にも全く同様の関係を有する。
第1図は本願の第1の発明の一実施例を示す図である。
第1図によれば、本実施例では、双安定半導体レーザ10
0〜105が互いに活性層の端面を接して縦続に配されてお
り、各双安定半導体レーザの第1の電極106〜111にはそ
れぞれ電流源112〜117によって、また第2の電極118〜1
23にはそれぞれ電流源124〜129によって注入電流が供給
されている。
第1図に示した双安定半導体レーザ100と101,102と103,
104と105はそれぞれ光マスタースレーブフリップフロッ
プ回路を構成しており、端子130および131に加えられる
1組のクロック電気信号φ2に応じて双安定半導体
レーザ100の活性層の一端に加えられた光信号132を順次
双安定半導体レーザ100−101−102−103−104−105へと
シフトして行く。
第2図は、第1図に示した双安定半導体レーザ100,101
によって構成される光マスタースレーブフリップフロッ
プ回路を示す。第2図において第1図と同一番号を付し
たものは第1図と同一の構成要素を示す。
第3図は第2図に示した光マスタースレーブフリップフ
ロップ回路の動作を説明するためのタイムチャートであ
る。
第3図によれば第2図に示した光マスタースレーブフリ
ップフロップ回路の入力には光信号D1が加えられてお
り、可変電流源112および113を制御することによって光
信号D1をラッチし光信号Q2として出力する。
第2図に示した双安定半導体レーザ100の電極106および
118には可変電流源112および定電流源124によってそれ
ぞれ電極値i1bを有する注入電流T1,T1′が供給されてお
り、双安定半導体レーザ101の電極107および119には可
変電流源113および定電流源125によってそれぞれ注入電
流T2,T2′が供給されている。
第2図に示した双安定半導体レーザ100および101には、
第3図に示すようにそれぞれ可変電流源112および113に
よって第10図(a)に示した電流値i1bの注入電流が供
給されている。これにより双安定半導体レーザ100およ
び101は、第10図(a)に示す安定点A又はBのいずれ
か一方を保持することにより、いずれもXnの光情報を記
憶しているものとする。
ここで注入電流T1の値を第10図(a)に示すi1cに減少
させると、双安定半導体レーザ100は第10図(a)のA,B
いずれの安定点にあっても出射光量Q2は0になる。一
方、この双安定半導体レーザ100には活性層の一端200に
光情報Xn+1を有する入力光信号D1が、活性層の他端201
には光情報Xnを有する双安定半導体レーザ101の出力光
信号Q2がそれぞれ加えられている。注入電流T1及びT1
の値をそれぞれ第10図(a),(c)に示したi1w,i2b
に設定し光信号D1及びQ2の光量をそれぞれ第10図
(c),(d)に示すP1b,P2hに選ぶことにより、光情
報Xn+1を有する入力光信号D1のみをラッチすることがで
きる。
次に、双安定半導体レーザ101の注入電流T2を第10図
(a)に示すi1cに減少させると、同様にして出射光量Q
2は0となる。しかる後に注入電流T2及びT2′の値を第1
0図(a),(c)に示したi1w,12bに設定する。する
と、双安定半導体レーザ101の活性層の一端202には双安
定半導体レーザ100に蓄えられている光情報Xn+1が光信
号Q1として加えられているから、光信号Q1の光量P0h
第10図(b)に示す光量P1hに選ぶことにより、光情報X
n+1は双安定半導体レーザ101に記憶され活性層の一端20
2および203から光信号Q2として出力される。このように
して第2図に光マスタースレーブフリップフロップ回路
は注入電流T1を制御することによって入力に加えられた
光情報Xn+1を双安定半導体レーザ100にラッチし、注入
電流T2を制御することによって双安定半導体レーザ100
に記憶された光情報Xn+1を双安定半導体レーザ101に移
す。
すなわち、第1図に示した本願の第1の発明の実施例
は、端子130に加えられるクロック電気信号φに応じ
て電流源113,115および117を制御することによって双安
定半導体レーザ101,103に蓄えられていた光情報を双安
定半導体レーザ102,104にそれぞれ移すとともに入力光
信号132を双安定半導体レーザ100に記憶し、端子131に
加えられるクロック電気信号φに応じて電流源112,11
4,116を制御することによって双安定半導体レーザ100,1
02,104に記憶された光情報を双安定半導体レーザ101,10
3,105にラッチする。更に同様の動作を繰り返すことに
よって入力に加えられた光信号132を順次に出力に向け
てシフトすることができる。
第4図は本願の第2の発明の一実施例を示す図である。
本図において第1図と同一番号を付したものは第1図と
同一の構成要素を示す。
第4図に示した双安定半導体レーザ100と101,102と103,
104と105はそれぞれ光マスタースレーブフリップフロッ
プ回路を構成している。
第5図は第4図に示した双安定半導体レーザ100,101に
よって構成される光マスタースレーブフリップフロップ
回路を示す。第5図において第4図と同一番号を付した
ものは第4図と同一の構成要素を示す。
第6図は第5図に示した光マスタースレーブフリップフ
ロップ回路の動作を説明するためのタイムチャートであ
る。
第6図によれば第5図に示した光マスタースレーブフリ
ップフロップ回路においては第2図に示した光マスター
スレーブフリップフロップ回路と同様に注入電流T1およ
びT2を制御することにより双安定半導体レーザ100の活
性層の一端200に加えられた入力光信号Xn+1を双安定半
導体レーザ100にラッチし双安定半導体レーザ100にラッ
チされた光情報Xn+1を双安定半導体レーザ101に記憶さ
せることができる。
第5図に示した光マスタースレーブフリップフロップ回
路は、更に第6図に示すように注入電流T1およびT2の値
を第10図(b)に示した一定値i1bに設定し可変電流源1
24および125により注入電流T2′及びT1′を制御するこ
とにより、双安定半導体レーザ101の活性層の一端500に
加えられた入力光信号X′n+1を双安定半導体レーザ101
にラッチし、更に双安定半導体レーザ101にラッチされ
た光情報X′n+1を双安定半導体レーザ100に記憶させる
ことができる。
すなわち、第4図に示した本願の第2の発明の実施例に
おいては端子130,131加えられるクロック電気信号φ2,
φに応じて入力光信号132を右にシフトし、端子133,1
34に加えられるクロック電気信号φ′,φ′に応じ
て入力光信号135を左にシフトすることができる。
第7図は本願発明に関連する光信号シフト回路の一例を
示す図である。本図において第1図と同一番号を付した
ものは第1図と同一の構成要素を示す。
双安定半導体レーザ101は、第11図で説明したように、
活性層の両端に加えられる光信号の光量P1,P2が0であ
り電極107,119に加えられる注入電流がそれぞれi1b,i2b
であれば、電極119には双安定半導体レーザ101が第10図
に示したA,B2つの安定点のいずれにあるかによってそれ
ぞれv0又はv1の電圧が現われる。
第7図に示した光信号シフト回路においては、端子131
に加えられる電気信号φに応じて電流源112,114,116
を制御することによって、双安定半導体レーザ100,102,
104をすべて第10図に示す安定点Aへ移す。これにより
双安定半導体レーザ100,102によって双安定半導体レー
ザ101の活性層の端面202,203に加えられる光信号の光量
は0となるから、電極119には双安定半導体レーザ101に
蓄えられている光情報に応じて電圧V0,V1のいずれか一
方の値が得られる。比較器700は、この電圧を基準電圧V
thと比較することによって、双安定半導体レーザ101に
蓄えられている光情報を電気信号として端子703に出力
する。
このようにして第7図に示した光信号シフト回路におい
ては、光信号としてそれぞれ双安定半導体レーザ101,10
3,105に直列に入力された光情報を、比較器700,701,702
によって電気信号として端子703,704,705に並列に出力
することができる。
第8図は本願に関連する光信号シフト回路の他の例を示
す図である。本8図において第1図と同一番号を付した
ものは第1と同一の構成要素を示す。
第8図に示した光信号シフト回路において、端子131に
加えられる電気信号φに応じて電流源112,114,116を
制御することによって、双安定半導体レーザ100,102,10
4をすべて第10図に示す安定点Aへと移す。これにより
双安定半導体レーザ102によって双安定半導体レーザ101
の活性層の端面203に加えられる光信号の光量は0にな
るから、電極119の注入電流i2と端面203の出射光量P0
の関係は第10図(c)に示した特性に対応する。ここで
端子800に入力される電気信号に応じて電流源125を制御
することによってひとたびi2t以上の注入電流i2を加え
れば双安定半導体レーザ101は安定点Bに移り、また注
入電流i2をi2cに下げれば、安定点Aに移る。
すなわち、第8図に示した光信号シフト回路において
は、端子800,801,802に加えられた電気信号に応じた光
信号をそれぞれ双安定半導体レーザ101,103,105に並列
入力することができる。
(発明の効果) 以上述べたように、本願の発明によれば、クロック電気
信号に応じてデータ光信号を左、右にシフトすることの
できる光信号シフト回路が得られる。
【図面の簡単な説明】
第1図は本願の第1の発明の一実施例を示す図、第2図
は第1図に示した双安定半導体レーザ100,101によって
構成される光マスタースレーブフリップフロップ回路を
示す図、第3図は第2図に示した光マスタースレーブフ
リップフロップ回路の動作を説明するタイムチャート、
第4図は本願の第2の発明の一実施例を示す図、第5図
は第4図に示した双安定半導体レーザ100,101によって
構成される光マスタースレーブフリップフロップ回路を
示す図、第6図は第5図に示した光マスタースレーブフ
リップフロップ回路の動作を説明するためのタイムチャ
ート、第7図は本願発明に関連する光信号シフト回路の
一例を示す図、第8図は本願発明に関連する光信号シフ
ト回路の他の例を示す図、第9図は本発明に用いる双安
定半導体レーザの具体例を示す断面図、第10図(a)〜
(d)及び第11図は第9図に示した双安定半導体レーザ
の特性を示す図である。 図において、100,101,102,103,104,105及び900は双安定
半導体レーザ、112,113,114,115,116,117,124,125,126,
127,128及び129は電流源、700,701及び702は比較器をそ
れぞれ表わす。

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】第1及び第2の電極が共振軸方向に互いに
    離れて配置され前記第1の電極から供給される第1の注
    入電流と出射光量との間及び前記第2の電極から供給さ
    れる第2の注入電流と出射光量との間に第1及び第2の
    ヒステリシス特性をそれぞれ有し、且つ、前記第1の電
    極側の活性層端面からの第1の入射光量と出射光量との
    間及び前記第2の電極側の活性層端面からの第2の入射
    光量と出射光量との間に第3及び第4のヒステリシス特
    性をそれぞれ有し、前記第3及び第4のヒステリシス特
    性のしきい値が前記第1及び第2の注入電流によってそ
    れぞれ制御可能な双安定半導体レーザと、前記第1のヒ
    ステリシスループ内にあり、且つ、あらかじめ定められ
    た第1の入射光量に対して前記第3のヒステリシス特性
    のしきい値が大きな値を示す注入電流を前記第1の電極
    に供給する第1の電流源と、前記第2のヒステリシスル
    ープ内にあり、且つ、あらかじめ定められた第2の入射
    光量に対し前記第4のヒステリシス特性のしきい値が大
    きな値を示す注入電流を前記第2の電極に供給する第2
    の電流源とからなる光メモリを2n(nは正の整数)個含
    み、 これら光メモリは前記半導体レーザの活性層の端面を互
    いに接して縦続に光接続してあり、 2i−1(i=1,2・・・・n)番目の前記光メモリの前
    記第1の電流源の電流値を前記第1のヒステリシスルー
    プ内にあり、且つ、あらかじめ定められた第1の入射光
    量に対して前記第3のヒステリシス特性のしきい値が小
    さな値を示す電流値のパルスを発生する第1の電気信号
    と、2i番目の前記光メモリの前記第1の電流源の電流値
    を前記第1のヒステリシスループ内にあり、且つ、あら
    かじめ定められた第1の入射光量に対して前記第3のヒ
    ステリシス特性のしきい値が小さな値を示す電流値のパ
    ルスを発生する第2の電気信号とを交互に発生させる注
    入電流制御手段が備えてあることを特徴とする光信号シ
    フト回路。
  2. 【請求項2】第1及び第2の電極が共振軸方向に互いに
    離れて配置され前記第1の電極から供給される第1の注
    入電流と出射光量との間及び前記第2の電極から供給さ
    れる第2の注入電流と出射光量との間に第1及び第2の
    ヒステリシス特性をそれぞれ有し、且つ、前記第1の電
    極側の活性層端面からの第1の入射光量と出射光量との
    間及び前記第2の電極側の活性層端面からの第2の入射
    光量と出射光量との間に第3及び第4のヒステリシス特
    性を有し、前記第3及び第4のヒステリシス特性のしき
    い値が前記第1及び第2の注入電流によってそれぞれ制
    御可能な双安定半導体レーザと、前記第1のヒステリシ
    スループ内にあり、且つ、あらかじめ定められた第1の
    入射光量に対して前記第3のヒステリシス特性のしきい
    値が大きな値を示す注入電流を前記第1の電極に供給す
    る第1の電流源と、前記第2のヒステリシスループ内に
    あり、且つ、あらかじめ定められた第2の入射光量に対
    し前記第4のヒステリシス特性のしきい値が大きな値を
    示す注入電流を前記第2の電極に供給する第2の電流源
    とからなる光メモリを2n(nは正の整数)個含み、 これら光メモリは前記半導体レーザの活性層の端面を互
    いに接して縦続に光接続してあり、 2i−1(i=1,2・・・・n)番目の前記光メモリの前
    記第1の電流源の電流値を前記第1のヒステリシスルー
    プ内にあり、且つ、あらかじめ定められた第1の入射光
    量に対して前記第3のヒステリシス特性のしきい値が小
    さな値を示す電流値のパルスを発生する第1の電気信号
    と、2i番目の前記光メモリの前記第1の電流源の電流値
    を前記第1のヒステリシスループ内にあり、且つ、あら
    かじめ定められた第1の入射光量に対して前記第3のヒ
    ステリシス特性のしきい値が小さな値を示す電流値のパ
    ルスを発生する第2の電気信号とを交互に発生させる注
    入電流制御手段と、2i−1(i=1,2・・・・n)番目
    の前記光メモリの前記第2の電流源の電流値を前記第2
    のヒステリシスループ内にあり、且つ、あらかじめ定め
    られた第2の入射光量に対して前記第4のヒステリシス
    特性のしきい値が小さな値を示す電流値のパルスを発生
    する第3の電気信号と、2i番目の前記光メモリの前記第
    2の電流源の電流値を前記第2のヒステリシスループ内
    にあり、且つ、あらかじめ定められた第2の入射光量に
    対して前記第4のヒステリシス特性のしきい値が小さな
    値を示す電流値のパルスを発生する第4の電気信号とを
    交互に発生させる第2の注入電流制御手段が備えてある
    ことを特徴とする光信号シフト回路。
JP60142269A 1985-01-17 1985-06-28 光信号シフト回路 Expired - Lifetime JPH0797194B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP60142269A JPH0797194B2 (ja) 1985-06-28 1985-06-28 光信号シフト回路
US06/818,932 US4748630A (en) 1985-01-17 1986-01-15 Optical memory device comprising a semiconductor laser having bistability and two injection current sources for individually controlling the bistability
CA000499717A CA1270561A (en) 1985-01-17 1986-01-16 Optical memory device comprising a semiconductor laser having bistability and two injection current sources
DE8686100539T DE3688433T2 (de) 1985-01-17 1986-01-17 Optischer speicher mit einem bistabilen halbleiterlaser und zwei injektionsstromquellen zur individuellen kontrolle de bistabilitaet.
EP86100539A EP0188290B1 (en) 1985-01-17 1986-01-17 Optical memory device comprising a semiconductor laser having bistability and two injection current sources for individually controlling the bistability

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60142269A JPH0797194B2 (ja) 1985-06-28 1985-06-28 光信号シフト回路

Publications (2)

Publication Number Publication Date
JPS623231A JPS623231A (ja) 1987-01-09
JPH0797194B2 true JPH0797194B2 (ja) 1995-10-18

Family

ID=15311424

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60142269A Expired - Lifetime JPH0797194B2 (ja) 1985-01-17 1985-06-28 光信号シフト回路

Country Status (1)

Country Link
JP (1) JPH0797194B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4844634A (en) * 1987-07-27 1989-07-04 Ye Data Inc. Printing head for an impact printer
JPH01164930A (ja) * 1987-12-21 1989-06-29 Nippon Telegr & Teleph Corp <Ntt> 光レジスタメモリアレイ
JPH01192185A (ja) * 1988-01-28 1989-08-02 Fujitsu Ltd 集積化双安定半導体レーザの配線構造
US5192378A (en) * 1990-11-13 1993-03-09 Aluminum Company Of America Aluminum alloy sheet for food and beverage containers
US5362341A (en) * 1993-01-13 1994-11-08 Aluminum Company Of America Method of producing aluminum can sheet having high strength and low earing characteristics
US5362340A (en) * 1993-03-26 1994-11-08 Aluminum Company Of America Method of producing aluminum can sheet having low earing characteristics
JP4368573B2 (ja) * 2002-03-12 2009-11-18 独立行政法人科学技術振興機構 双安定半導体レーザを用いた超高速光メモリー装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0245171B2 (ja) * 1982-07-13 1990-10-08 Nippon Denki Kk Hisenkeihikarisoanteisoshi
JPS59168421A (ja) * 1983-03-15 1984-09-22 Nec Corp 光セツトリセツトフリツプフロツプ回路

Also Published As

Publication number Publication date
JPS623231A (ja) 1987-01-09

Similar Documents

Publication Publication Date Title
US4689793A (en) Optical logic and memory apparatus
US5404240A (en) Optical switching system for optical wavelength-division and time-division multiplexed signals
EP0188290B1 (en) Optical memory device comprising a semiconductor laser having bistability and two injection current sources for individually controlling the bistability
JPH0797194B2 (ja) 光信号シフト回路
US3663837A (en) Tri-stable state circuitry for digital computers
US4761060A (en) Optical delay type flipflop and shift register using it
Chowdhury et al. Binary optical arithmetic operation scheme with tree architecture by proper accommodation of optical nonlinear materials
Smith Coupling efficiency of the tapered coupler
Wang et al. Studies of semiconductor lasers of the interferometric and ring types
US4802175A (en) Opto-electric logic elements
US4977561A (en) Oscillation mode switching laser devices
EP0441634B1 (en) A DC-powered Josephson integrated circuit
US4685108A (en) Optical multivibrator
JPH0584491B2 (ja)
JPS59223015A (ja) 光jkフリツプフロツプ回路
JPH0426086B2 (ja)
JPH0648599B2 (ja) 光シフトレジスタ回路
JPS6237767B2 (ja)
JPS60112311A (ja) 光マスタ−スレ−ブdフリップフロップ
JPS62139530A (ja) 光tフリツプフロツプ回路
Keyes Optical logic for computers
JPH0584492B2 (ja)
JP2695741B2 (ja) 光学再生器
JPS6181099A (ja) 時分割光交換機
Copeland et al. Wavelength‐multiplexed AND gate: A building block for monolithic optically coupled circuits