JPH01192185A - 集積化双安定半導体レーザの配線構造 - Google Patents
集積化双安定半導体レーザの配線構造Info
- Publication number
- JPH01192185A JPH01192185A JP1776388A JP1776388A JPH01192185A JP H01192185 A JPH01192185 A JP H01192185A JP 1776388 A JP1776388 A JP 1776388A JP 1776388 A JP1776388 A JP 1776388A JP H01192185 A JPH01192185 A JP H01192185A
- Authority
- JP
- Japan
- Prior art keywords
- electrodes
- bistable semiconductor
- semiconductor laser
- wiring
- same plane
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
集積化双安定半導体レーザの配線構造に関し、個々の双
安定半導体レーザ閤のりＯストークの低減及び装置の小
型化を目的とし、 複数の双安定半導体レーザを、その電極が同一面上に位
置するように一体化し、上記電極に対応した位置に配１
１１１！極を有する基板を、上記双安歪半導体レーザに
対向させ、上記電極と上記配線電極とを、フリップチッ
プボンディングにより電気的及び機械的に接続して構成
する。
安定半導体レーザ閤のりＯストークの低減及び装置の小
型化を目的とし、 複数の双安定半導体レーザを、その電極が同一面上に位
置するように一体化し、上記電極に対応した位置に配１
１１１！極を有する基板を、上記双安歪半導体レーザに
対向させ、上記電極と上記配線電極とを、フリップチッ
プボンディングにより電気的及び機械的に接続して構成
する。
産業上の利用分野。
本発明は集積化双安定半導体レーザの配線構造に関する
。
。
近年、通信、情報処理等の分野においては、処理速度の
高速化等の要請から、光信号を電気信号に変換すること
なく直接処理するようにした光交換方式、光信号処理方
式の研究が活発化している。
高速化等の要請から、光信号を電気信号に変換すること
なく直接処理するようにした光交換方式、光信号処理方
式の研究が活発化している。
これらの方式を実現するために必要なデバイスの１つに
光信号を記憶するための光メモリがある。
光信号を記憶するための光メモリがある。
双安定半導体レーザは光メモリとして使用することので
きる光デバイスであり、その実用化に向けて配線構造の
最適化が模索されているものである。
きる光デバイスであり、その実用化に向けて配線構造の
最適化が模索されているものである。
ｍ迷１０え薫
第５図は従来の双安定半導体レーザの説明図で′
ある。この双安定半導体レーザ４１は、活性層４’丁
、２の長手方向に分割された電極４３．４４を有してお
り、これらの背面側には共通の接地電極４５を有してい
る。分割された電極４３．４４へ供給する電流値を制御
することによって、電気信号又は光信号についての双安
定性が生じるものである。
ある。この双安定半導体レーザ４１は、活性層４’丁
、２の長手方向に分割された電極４３．４４を有してお
り、これらの背面側には共通の接地電極４５を有してい
る。分割された電極４３．４４へ供給する電流値を制御
することによって、電気信号又は光信号についての双安
定性が生じるものである。
第６図は、上記双安定半導体レーザにおいて、出力光強
度Ｐ と、電極４３に流入する電流ＵＴ １１が適当値で一定のときの電極４４に流入する電流値
Ｉ 又は１．１２が適当値で一定のときの入力光強度Ｐ
ＩＮとの関係を示すグラフである。
度Ｐ と、電極４３に流入する電流ＵＴ １１が適当値で一定のときの電極４４に流入する電流値
Ｉ 又は１．１２が適当値で一定のときの入力光強度Ｐ
ＩＮとの関係を示すグラフである。
このように、■ 又はＰＩＮの適当範囲での増加又は減
少に伴って出力光強度Ｐ。、１の変化にヒステリシスが
生じるから、入力電気信号又は入力光信号についてこれ
を記憶することができるものである。
少に伴って出力光強度Ｐ。、１の変化にヒステリシスが
生じるから、入力電気信号又は入力光信号についてこれ
を記憶することができるものである。
第５図に示される双安定半導体レーザの入力光信号につ
いてのメモリ機能の用途は、例えば時分割光交換システ
ムにおいて見出される。すなわち、ＩＸＮ光スイッチと
ＮＸＩ光スイッチとの間にＮ個の上記半導体レーザを並
列に配置し、これらをシーケンシャルに制御することに
よって、時分割多重されたいずれかのチャネルの信号を
別のチャネルへ時間軸上で移動することができ、光交換
機能が達成されるものである。このような用途において
は、複数の双安定半導体レーザを並列に配置する必要上
、例えば第、７図に示すように、各半導体レーザ４１（
図では３個）をこれらの活性層が平行となるように一体
化して構成することが提案され得る。
いてのメモリ機能の用途は、例えば時分割光交換システ
ムにおいて見出される。すなわち、ＩＸＮ光スイッチと
ＮＸＩ光スイッチとの間にＮ個の上記半導体レーザを並
列に配置し、これらをシーケンシャルに制御することに
よって、時分割多重されたいずれかのチャネルの信号を
別のチャネルへ時間軸上で移動することができ、光交換
機能が達成されるものである。このような用途において
は、複数の双安定半導体レーザを並列に配置する必要上
、例えば第、７図に示すように、各半導体レーザ４１（
図では３個）をこれらの活性層が平行となるように一体
化して構成することが提案され得る。
発明が解決しようとする課題
しかしながら、第７図に示される一体化構造において通
常のワイヤボンディングによる配線構造を考えるときに
、集積度が増大すればするほど配線のためのボンディン
グワイヤ５１が相互に接近し、素子間のクロストークが
増大するという問題が生じる。このクロストークはボン
ディングワイヤ５１のインダクタンス成分による電磁的
な現象に起因しているから、信号処理速度が増大するほ
ど顕著なものとなり、光デバイスの高速性に逆行するも
のである。一方、このクロストークを回避するために、
ボンディングワイヤ５１が相互に接近しないようにワイ
ヤ配線構造を工夫することも可能であろうが、こうする
と装置が大型化するという問題が生じる。
常のワイヤボンディングによる配線構造を考えるときに
、集積度が増大すればするほど配線のためのボンディン
グワイヤ５１が相互に接近し、素子間のクロストークが
増大するという問題が生じる。このクロストークはボン
ディングワイヤ５１のインダクタンス成分による電磁的
な現象に起因しているから、信号処理速度が増大するほ
ど顕著なものとなり、光デバイスの高速性に逆行するも
のである。一方、このクロストークを回避するために、
ボンディングワイヤ５１が相互に接近しないようにワイ
ヤ配線構造を工夫することも可能であろうが、こうする
と装置が大型化するという問題が生じる。
本発明はこのような技術的課題に鑑みて創作されたもの
で、個々の双安定半導体レーザ間のクロストークの低減
及び装置の小型化が可能な集積化双安定半導体レーザの
配線構造の提供を目的としている。
で、個々の双安定半導体レーザ間のクロストークの低減
及び装置の小型化が可能な集積化双安定半導体レーザの
配線構造の提供を目的としている。
課題を解決するための手段
第１図は本発明の原理図である。
この集積化双安定半導体レーザの配線構造は、複数の双
安定半導体レーザ１を、その電極２が同一面上に位置す
るように一体化し、上記電極２に対応した位置に配線電
極３を有する基板４を、上記双安定半導体レーザ１に対
向させ、上記電極２と上記配線電極３とを、フリップチ
ップボンディングにより電気的及び機械的に接続して構
成されている。
安定半導体レーザ１を、その電極２が同一面上に位置す
るように一体化し、上記電極２に対応した位置に配線電
極３を有する基板４を、上記双安定半導体レーザ１に対
向させ、上記電極２と上記配線電極３とを、フリップチ
ップボンディングにより電気的及び機械的に接続して構
成されている。
作 用
本発明で、双安定半導体レーザの電極を同一面上に位置
させているのは、光の入出力方向、すなわち活性層の方
向を平行とした状態での一体化構造を容易なものとする
ためである。これにより、例えば時分割光交換システム
における並列的な光信号の処理が可能となる。また、電
極を同一面上に位置させることにより、基板の配線電極
とのフリップチップボンディングを容易なものとするこ
とができる。
させているのは、光の入出力方向、すなわち活性層の方
向を平行とした状態での一体化構造を容易なものとする
ためである。これにより、例えば時分割光交換システム
における並列的な光信号の処理が可能となる。また、電
極を同一面上に位置させることにより、基板の配線電極
とのフリップチップボンディングを容易なものとするこ
とができる。
このように本発明では従来のワイヤボンディングによる
配線が不要となるから、クロストークが防止され、装置
の小型化が可能となる。
配線が不要となるから、クロストークが防止され、装置
の小型化が可能となる。
実 施 例
以下本発明の実施例を図面に基づいて説明スル。
第２図は本発明の実施に使用することのできる集積化双
安定半導体レーザの斜視図である。１１はその上面に電
極１４．１５を有し内部に活性層１６を有する双安定半
導体レーザ、１２はその上面に電極１７．１８を有し内
部に活性層１９を有する双安定半導体レーザ、１３はそ
の上面に電極２０．２１を有し内部に活性１１２２を有
する双安定半導体レーザであり、これら双安定半導体レ
ーザ１１，１２．１３は一体的に接合されている。
安定半導体レーザの斜視図である。１１はその上面に電
極１４．１５を有し内部に活性層１６を有する双安定半
導体レーザ、１２はその上面に電極１７．１８を有し内
部に活性層１９を有する双安定半導体レーザ、１３はそ
の上面に電極２０．２１を有し内部に活性１１２２を有
する双安定半導体レーザであり、これら双安定半導体レ
ーザ１１，１２．１３は一体的に接合されている。
この一体化構造は通常の半導体集積技術によっても得る
ことができる。２３は上記電極と反対の側に設けられた
共通の接地電極である。
ことができる。２３は上記電極と反対の側に設けられた
共通の接地電極である。
第３図は本発明の実施に使用することのできる基板の平
面図であり、この基板３１は、第２図に示される集積化
双安定半導体レーザの上面側に対向させたときに、電極
１５．１８．２丁にそれぞれ対向する位置に配線電極３
３，３４．３５を有しており、また、電極１４．１７．
２０に対向した位置に共通の配線電極３２を有して、い
る。なお、第３図において点線で示される部分は、各配
線電極と集積化双安定半導体レーザの上面、の電極とめ
フリップチップボンディングによる接続予定位置である
。
面図であり、この基板３１は、第２図に示される集積化
双安定半導体レーザの上面側に対向させたときに、電極
１５．１８．２丁にそれぞれ対向する位置に配線電極３
３，３４．３５を有しており、また、電極１４．１７．
２０に対向した位置に共通の配線電極３２を有して、い
る。なお、第３図において点線で示される部分は、各配
線電極と集積化双安定半導体レーザの上面、の電極とめ
フリップチップボンディングによる接続予定位置である
。
第４図は、第２図に示される集積化双安定半導体レーザ
と第３図に示される基板３１とを対向させて配線を行な
ったときの、第３図におけるｒＶ−■に沿った断面構成
を、示している。４１は例えばＡＬＩ−Ｑｅ金合金らな
る半田バンプであり、レーザ側の電極２０と基板側の配
線電極３２とを電気的及び機械的に接続している。４２
は同じく半田バンプであり、レーザ側の電極２１と基板
側の配線電極３５とを電気的及び機械的に接続している
。
と第３図に示される基板３１とを対向させて配線を行な
ったときの、第３図におけるｒＶ−■に沿った断面構成
を、示している。４１は例えばＡＬＩ−Ｑｅ金合金らな
る半田バンプであり、レーザ側の電極２０と基板側の配
線電極３２とを電気的及び機械的に接続している。４２
は同じく半田バンプであり、レーザ側の電極２１と基板
側の配線電極３５とを電気的及び機械的に接続している
。
このように半田バンプによるブリップチップボンディン
グを行なった場合には、電気的接続部分の相互間の電磁
的な影響が少ないので、個々の双安定半導体レーザ１１
，１２．１３間のクロストークが防止されるものである
。また、極めて微小部分において電気的な及び機械的な
接続が達成されるから装置の小型化が可能となる。
グを行なった場合には、電気的接続部分の相互間の電磁
的な影響が少ないので、個々の双安定半導体レーザ１１
，１２．１３間のクロストークが防止されるものである
。また、極めて微小部分において電気的な及び機械的な
接続が達成されるから装置の小型化が可能となる。
及ｖｇ４ｏど１里
以上詳述したように、本発明によれば、個々の双安定半
導体レーザ間のりＯストークが防止され、装置の小型化
が可能になるという効果を奏する。
導体レーザ間のりＯストークが防止され、装置の小型化
が可能になるという効果を奏する。
このように本発明は、光信号処理に要求される高速性及
び光デバイスに一要求されるコンパクト性に大きく貢献
するものである・。また、フリップチップボンディング
を行なうことによる一般的な効果として、配線作業が容
易化されるという効果もある。
び光デバイスに一要求されるコンパクト性に大きく貢献
するものである・。また、フリップチップボンディング
を行なうことによる一般的な効果として、配線作業が容
易化されるという効果もある。
第１図は本発明の原理図、
第２図は本発明の実施に使用することのできる集積化双
安定軍導体レーザの斜視図、 第３図は本発明の実施に使用することできる基板の平面
図、 第４図は第２図に示される集積化双安定半導体レーザと
第３図に示される基板とを対向させて配線したときの断
面構成図、 第５図は従来の双安定半導体レーザの一構成例を説明す
るための因、 第６図は第５図に示される双安定半導体レーザの動作特
性説明図、 第７図は従来の集積化双安定半導体レーザの配線構造の
説明図である。 １．１１．１２．１３・・・双安定半導体レーザ、２．
１４．１５．１７゜ １８．２０．２１・・・電極、 ３．３２，３３．３４．３５・・・配線電極、４．３１
・・・基板、 ４１．４２・・・半田バンプ。 本光明〃Ｘ環図 第１図 多（９才シイ列 図 第２図 ３１； 基極２ ３２、Ｑ３４．３５ ： 酉乙Ｕｔａ聯（党 イ列
図 第３図 １３： 元ｒ９定〕ら替イ杏し−′す′３１：、ｉオ反
、 ４１．４２：半日ＩＹン７゜ ｆ更 来 イ列 図 第５図 Ｉｔ、ｌ２ｆＪｎヒきのＰＩＮ 促米イ列図 第６図 ｆ穴ミ 歌 イ列 図 第７図
安定軍導体レーザの斜視図、 第３図は本発明の実施に使用することできる基板の平面
図、 第４図は第２図に示される集積化双安定半導体レーザと
第３図に示される基板とを対向させて配線したときの断
面構成図、 第５図は従来の双安定半導体レーザの一構成例を説明す
るための因、 第６図は第５図に示される双安定半導体レーザの動作特
性説明図、 第７図は従来の集積化双安定半導体レーザの配線構造の
説明図である。 １．１１．１２．１３・・・双安定半導体レーザ、２．
１４．１５．１７゜ １８．２０．２１・・・電極、 ３．３２，３３．３４．３５・・・配線電極、４．３１
・・・基板、 ４１．４２・・・半田バンプ。 本光明〃Ｘ環図 第１図 多（９才シイ列 図 第２図 ３１； 基極２ ３２、Ｑ３４．３５ ： 酉乙Ｕｔａ聯（党 イ列
図 第３図 １３： 元ｒ９定〕ら替イ杏し−′す′３１：、ｉオ反
、 ４１．４２：半日ＩＹン７゜ ｆ更 来 イ列 図 第５図 Ｉｔ、ｌ２ｆＪｎヒきのＰＩＮ 促米イ列図 第６図 ｆ穴ミ 歌 イ列 図 第７図
Claims (1)
- 【特許請求の範囲】 複数の双安定半導体レーザ（１）を、その電極（２）が
同一面上に位置するように一体化し、 上記電極（２）に対応した位置に配線電極（３）を有す
る基板（４）を、上記双安定半導体レーザ（１）に対向
させ、 上記電極（２）と上記配線電極（３）とを、フリップチ
ップボンディングにより電気的及び機械的に接続してな
ることを特徴とする集積化双安定半導体レーザの配線構
造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1776388A JPH01192185A (ja) | 1988-01-28 | 1988-01-28 | 集積化双安定半導体レーザの配線構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1776388A JPH01192185A (ja) | 1988-01-28 | 1988-01-28 | 集積化双安定半導体レーザの配線構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01192185A true JPH01192185A (ja) | 1989-08-02 |
Family
ID=11952748
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1776388A Pending JPH01192185A (ja) | 1988-01-28 | 1988-01-28 | 集積化双安定半導体レーザの配線構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01192185A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6079789A (ja) * | 1983-10-06 | 1985-05-07 | Nec Corp | 半導体レ−ザ・アレイ装置 |
| JPS623231A (ja) * | 1985-06-28 | 1987-01-09 | Nec Corp | 光信号シフト回路 |
-
1988
- 1988-01-28 JP JP1776388A patent/JPH01192185A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6079789A (ja) * | 1983-10-06 | 1985-05-07 | Nec Corp | 半導体レ−ザ・アレイ装置 |
| JPS623231A (ja) * | 1985-06-28 | 1987-01-09 | Nec Corp | 光信号シフト回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6225699B1 (en) | Chip-on-chip interconnections of varied characteristics | |
| US5656548A (en) | Method for forming three dimensional processor using transferred thin film circuits | |
| US20180239304A1 (en) | Control circuitry for 1d optical metasurfaces | |
| US6140149A (en) | Device and method for stacking wire-bonded integrated circuit dice on flip-chip bonded integrated circuit dice | |
| US20230099534A1 (en) | Semiconductor device | |
| KR20010023575A (ko) | 고밀도 ｉ/ｏ 카운트를 가진 집적 장치에 대한 전기인터페이스 | |
| JPH11307719A (ja) | 半導体装置 | |
| JPS62126661A (ja) | 混成集積回路装置 | |
| JPS6288346A (ja) | 多層配線基板 | |
| US6590297B2 (en) | Semiconductor chip having pads with plural junctions for different assembly methods | |
| US6531782B1 (en) | Method of placing die to minimize die-to-die routing complexity on a substrate | |
| JPH01192185A (ja) | 集積化双安定半導体レーザの配線構造 | |
| JPS62194640A (ja) | バンプ実装を用いる半導体集積回路 | |
| JP2780355B2 (ja) | 半導体集積回路装置 | |
| JPS62232987A (ja) | 光・電子集積回路アレイ | |
| JPS63232368A (ja) | ハイブリツド光電子集積回路 | |
| JPS6150355A (ja) | 半導体装置 | |
| KR0151898B1 (ko) | 기판을 이용한 센터 패드형태의 칩이 적용된 멀티칩 패키지 | |
| JPS6132454A (ja) | 半導体集積回路 | |
| KR100281115B1 (ko) | 멀티칩모듈 | |
| JPH02174153A (ja) | 半導体装置及びその製造方法 | |
| JPS6122660A (ja) | 半導体装置 | |
| JPH02260551A (ja) | 半導体装置 | |
| JP2778357B2 (ja) | マルチチップモジュール | |
| JPH0246743A (ja) | 半導体集積回路装置 |