JPH0648599B2 - 光シフトレジスタ回路 - Google Patents
光シフトレジスタ回路Info
- Publication number
- JPH0648599B2 JPH0648599B2 JP59234539A JP23453984A JPH0648599B2 JP H0648599 B2 JPH0648599 B2 JP H0648599B2 JP 59234539 A JP59234539 A JP 59234539A JP 23453984 A JP23453984 A JP 23453984A JP H0648599 B2 JPH0648599 B2 JP H0648599B2
- Authority
- JP
- Japan
- Prior art keywords
- optical
- output
- state
- input
- amplitude value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Shift Register Type Memory (AREA)
Description
【発明の詳細な説明】 〈産業上の利用分野〉 光通信システム，光情報処理システム，光交換システム
や光コンピュータ等に使用する光デジタル論理回路に関
するものである。
や光コンピュータ等に使用する光デジタル論理回路に関
するものである。
〈従来技術〉 近年、光ファイバ技術，光半導体技術の発達により、基
幹伝送を目的とする長距離光通信システムや分散処理装
置間を高効率に接続する光ＬＡＮシステムが実用化され
ている。
幹伝送を目的とする長距離光通信システムや分散処理装
置間を高効率に接続する光ＬＡＮシステムが実用化され
ている。
これらのシステムにおいて、光技術は、主に、機能装置
間の接続手段として使われ、機能は、専ら、LSIを中心
とする電子回路技術に負うところが大である。
間の接続手段として使われ、機能は、専ら、LSIを中心
とする電子回路技術に負うところが大である。
近未来の高度情報化社会の到来を反映して、処理する情
報の多様化，大容量化がますます進むにつれて、その処
理速度の超高速化，処理の複雑化が要求されて来てい
る。
報の多様化，大容量化がますます進むにつれて、その処
理速度の超高速化，処理の複雑化が要求されて来てい
る。
これらの要求に対処するためには、光技術を接続手段と
してのみでなく、論理処理手段として使う必要が生じて
来ている。
してのみでなく、論理処理手段として使う必要が生じて
来ている。
すなわち、伝送されて来た光デジタル信号を、光のまま
で、デジタル演算処理を行い、その処理結果を光で出力
し、他装置へ伝送できる，光の高速性，広帯域性，無誘
導性等の特徴を充分に生かした光処理装置（光情報処理
システム，光交換システム等）が不可欠となる。
で、デジタル演算処理を行い、その処理結果を光で出力
し、他装置へ伝送できる，光の高速性，広帯域性，無誘
導性等の特徴を充分に生かした光処理装置（光情報処理
システム，光交換システム等）が不可欠となる。
この種の装置実現には、一般の電気論理回路で用いられ
ていると同様な光論理機能ブロック、例えば、光ゲート
（INVERTOR,OR,AND,EXOR等）や光フリップフロップ回
路，光シフトレジスタ回路，光カウンタ等が構成されな
ければならない。
ていると同様な光論理機能ブロック、例えば、光ゲート
（INVERTOR,OR,AND,EXOR等）や光フリップフロップ回
路，光シフトレジスタ回路，光カウンタ等が構成されな
ければならない。
従来、これらの光論理機能ブロックにおいては、実用に
供されるものは見当たらない。
供されるものは見当たらない。
〈発明の目的〉 本発明は、以上を鑑み、小型で、集積化に適した実用的
な光シフトレジスタ回路を提供することにある。
な光シフトレジスタ回路を提供することにある。
発明の構成 本発明の光シフトレジスタ回路は、第１入力端と第２入
力端と出力端とを有する光スイッチと、該出力端からの
出力光を光入力とする光双安定素子とから構成され、第
１入力端に光デジタルデータを入力し、第２入力端に直
流振幅値をもつバイアス光を入力し、クロックの第１の
状態に対応して得られた該光スイッチの第１の状態で
は、該出力端から該バイアス光を出力し、該光双安定素
子をいずれか１つの安定点にバイアスし、クロックの第
２の状態に対応して得られた該光スイッチの第２の状態
では、該光デジタルデータが論理“１”状態の時、該直
流振幅値より正の振幅値を有す正極光パルスを該出力端
から出力し、該正極光パルスで該光双安定素子をセット
し、該光デジタルデータが論理“０”状態の時、該直流
振幅値より負の振幅値を有す負極光パルスを該出力端よ
り出力し、該負極光パルスで該光双安定素子をリセット
するように駆動することにより、該光デジタルデータを
入力してクロックに同期した光出力信号を得ることを特
徴とする光Ｄフリップフロップ回路を、光双安定素子か
らの光出力を次段の第１入力端に入力するようにして複
数個縦続接続したことを特徴とする。
力端と出力端とを有する光スイッチと、該出力端からの
出力光を光入力とする光双安定素子とから構成され、第
１入力端に光デジタルデータを入力し、第２入力端に直
流振幅値をもつバイアス光を入力し、クロックの第１の
状態に対応して得られた該光スイッチの第１の状態で
は、該出力端から該バイアス光を出力し、該光双安定素
子をいずれか１つの安定点にバイアスし、クロックの第
２の状態に対応して得られた該光スイッチの第２の状態
では、該光デジタルデータが論理“１”状態の時、該直
流振幅値より正の振幅値を有す正極光パルスを該出力端
から出力し、該正極光パルスで該光双安定素子をセット
し、該光デジタルデータが論理“０”状態の時、該直流
振幅値より負の振幅値を有す負極光パルスを該出力端よ
り出力し、該負極光パルスで該光双安定素子をリセット
するように駆動することにより、該光デジタルデータを
入力してクロックに同期した光出力信号を得ることを特
徴とする光Ｄフリップフロップ回路を、光双安定素子か
らの光出力を次段の第１入力端に入力するようにして複
数個縦続接続したことを特徴とする。
〈実施例〉 次に、本発明について、図面を参照して、詳細に説明す
る。
る。
第１図は本発明の第一の実施例を示す光シフトレジスタ
回路である。本回路は光Ｄフリップフロップ回路101,10
2,103,104が縦続接続され、各接続部には各光Ｄフリッ
プフロップ段の光出力信号Ｌ１，Ｌ２，Ｌ３，Ｌ４を取
りだすための方向性結合器よりなる光分岐器Ｋ１，
Ｋ２，Ｋ３，Ｋ４より構成されている。
回路である。本回路は光Ｄフリップフロップ回路101,10
2,103,104が縦続接続され、各接続部には各光Ｄフリッ
プフロップ段の光出力信号Ｌ１，Ｌ２，Ｌ３，Ｌ４を取
りだすための方向性結合器よりなる光分岐器Ｋ１，
Ｋ２，Ｋ３，Ｋ４より構成されている。
光シフトレジスタ回路動作の説明に先立って、光Ｄフリ
ップフロップ回路の構成とその動作を説明する。
ップフロップ回路の構成とその動作を説明する。
第２図は本発明による光シフトレジスタ回路の基本ブロ
ックである光Ｄフリップフロップ回路で、方向性結合器
形光スイッチ８と光双安定素子９とが縦続接続されてい
る。方向性結合器形光スイッチ８は基板（LiNbO3，GaA
s，InP等）上に形成された方向性結合器７と制御電極
５，６より構成されている。制御電極５，６へ電圧信号
の印加により、該スイッチ８に２つの状態を作ることが
できる。すなわち、入力端１からの光信号を出力端４
へ、且つ入力端２からの光信号を出力端３へ導通する状
態（これをバー状態と呼ぶ）と入力端１からの光信号を
出力端３へ、且つ入力端２からの光信号を出力端４へ導
通する状態（これをクロス状態と呼ぶ）である。光双安
定素子９は、第７図に示すように、光出力Poutが光入力
Pinの変化に対して履歴を示し、ある入力強度の範囲
（閾値Pth1と閾値Pth2の範囲）で、２つの安定な出力強
度ＰＨとＰＬをとるものである。
ックである光Ｄフリップフロップ回路で、方向性結合器
形光スイッチ８と光双安定素子９とが縦続接続されてい
る。方向性結合器形光スイッチ８は基板（LiNbO3，GaA
s，InP等）上に形成された方向性結合器７と制御電極
５，６より構成されている。制御電極５，６へ電圧信号
の印加により、該スイッチ８に２つの状態を作ることが
できる。すなわち、入力端１からの光信号を出力端４
へ、且つ入力端２からの光信号を出力端３へ導通する状
態（これをバー状態と呼ぶ）と入力端１からの光信号を
出力端３へ、且つ入力端２からの光信号を出力端４へ導
通する状態（これをクロス状態と呼ぶ）である。光双安
定素子９は、第７図に示すように、光出力Poutが光入力
Pinの変化に対して履歴を示し、ある入力強度の範囲
（閾値Pth1と閾値Pth2の範囲）で、２つの安定な出力強
度ＰＨとＰＬをとるものである。
このような光双安定特性を有する素子の一例として、第
８図に示す光双安定半導体レーザが発表されている（電
子通信学会全国大会，NO.９３７（1983））。
８図に示す光双安定半導体レーザが発表されている（電
子通信学会全国大会，NO.９３７（1983））。
光双安定半導体レーザは、ファベリペロ共振器面37,38
に並行に設けられたスリット３３によって電気的に絶縁
された２分割Ｐ側電極31,32を有している。各電極31,32
への適切なバイアス電流Ｉ１，Ｉ２により、光入力Pin
に対する光出力Poutの関係に、第７図に示すような光双
安定特性をもたせることができる。
に並行に設けられたスリット３３によって電気的に絶縁
された２分割Ｐ側電極31,32を有している。各電極31,32
への適切なバイアス電流Ｉ１，Ｉ２により、光入力Pin
に対する光出力Poutの関係に、第７図に示すような光双
安定特性をもたせることができる。
さて、本発明に使われている光Ｄフリップフロップ回路
の論理動作を第２図を参照して説明する。光デジタルデ
ータＬＤを入力端１へ、バイアス光ＬＢを入力端２へ入
力する。光デジタルデータＬＤの光振幅値は、第５図に
示すように、論理“０”状態では、零、論理“１”状態
ではＰＤである。
の論理動作を第２図を参照して説明する。光デジタルデ
ータＬＤを入力端１へ、バイアス光ＬＢを入力端２へ入
力する。光デジタルデータＬＤの光振幅値は、第５図に
示すように、論理“０”状態では、零、論理“１”状態
ではＰＤである。
一方、バイアス光ＬＢは、第５図に示すように、光振幅
値が直流振幅値ＰＢをもつ直流光である。電気クロック
ＥＣを電極５と６とに印加して、光スイッチ８が制御さ
れる。電気クロックＥＣが論理“１”状態では光スイッ
チ８をクロス状態に、論理“０”の状態では、バー状態
に設定する。
値が直流振幅値ＰＢをもつ直流光である。電気クロック
ＥＣを電極５と６とに印加して、光スイッチ８が制御さ
れる。電気クロックＥＣが論理“１”状態では光スイッ
チ８をクロス状態に、論理“０”の状態では、バー状態
に設定する。
ここで、光スイッチ８は、クロス状態において、その結
合度をα（≦１）となるように設計されている。従っ
て、電気クロックＥＣの論理状態に応じて光スイッチ８
の出力端３への光出力信号ＬＳＷは次のように求まる。
電気クロックＥＣが論理“０”の状態では、光スイッチ
８はバー状態をとるので、光出力信号ＬＳＷはバイアス
光ＬＢそのものとなり、その光振幅値はＰＢとなる。一
方、電気クロックＥＣが論理“１”の状態では、光スイ
ッチ８はクロス状態をとるので、光デジタルデータＬＤ
の論理状態に依存した光出力信号ＬＳＷが得られる。す
なわち、光デジタルデータＬＤが論理“１”状態のとき
は、バイアス光ＬＢの光振幅値ＰＢの一部αＰＢが出力
端４へ結合されそして、光デジタルデータＬＤの光振幅
値ＰＤの一部αＰＤが出力端３へ結合されるので、光出
力信号ＬＳＷの光振幅値はＰＢ−αＰＢ＋αＰｄとな
る。一方、光デジタルデータＬＤが論理“０”状態のと
きは、光デジタルデータＬＤの光振幅値は零であるの
で、光デジタルデータＬＤから出力端３への結合は無
く、バイアス光ＬＢの光振幅値ＰＢの一部αＰＢが出力
端４へ結合されるのみである。従って、光出力信号Ｌ
ＳＷの光振幅値はＰＢ−αＰＢとなる。
合度をα（≦１）となるように設計されている。従っ
て、電気クロックＥＣの論理状態に応じて光スイッチ８
の出力端３への光出力信号ＬＳＷは次のように求まる。
電気クロックＥＣが論理“０”の状態では、光スイッチ
８はバー状態をとるので、光出力信号ＬＳＷはバイアス
光ＬＢそのものとなり、その光振幅値はＰＢとなる。一
方、電気クロックＥＣが論理“１”の状態では、光スイ
ッチ８はクロス状態をとるので、光デジタルデータＬＤ
の論理状態に依存した光出力信号ＬＳＷが得られる。す
なわち、光デジタルデータＬＤが論理“１”状態のとき
は、バイアス光ＬＢの光振幅値ＰＢの一部αＰＢが出力
端４へ結合されそして、光デジタルデータＬＤの光振幅
値ＰＤの一部αＰＤが出力端３へ結合されるので、光出
力信号ＬＳＷの光振幅値はＰＢ−αＰＢ＋αＰｄとな
る。一方、光デジタルデータＬＤが論理“０”状態のと
きは、光デジタルデータＬＤの光振幅値は零であるの
で、光デジタルデータＬＤから出力端３への結合は無
く、バイアス光ＬＢの光振幅値ＰＢの一部αＰＢが出力
端４へ結合されるのみである。従って、光出力信号Ｌ
ＳＷの光振幅値はＰＢ−αＰＢとなる。
以上の真理値と光振幅値との関係を第６図にまとめて示
す。光振幅値ＰＢ−αＰＢ＋αＰＤを直流振幅値ＰＢよ
り大になるように、結合度αと光振幅値ＰＤを選ぶと、
光出力信号ＬＳＷには、第５図に示すように、直流振幅
値ＰＢをもつベースラインＢと光振幅値ＰＢ−αＰＢ＋
αＰＤをもつ正極パルスＰと光振幅値ＰＢ−αＰＢをも
つ負極パルスＮが得られる。結局、光出力信号ＬＳＷに
は、電気クロックＥＣが論理“０”状態のときはベース
ラインＢが発生し、電気クロックＥＣが論理“１”状態
で且つ光デジタルデータＬＤが論理“１”状態のとき
は、正極パルスＰが発生し、そして電気クロックＥＣが
論理“１”状態で且つ光デジタルデータＬＤが論理
“０”状態のときは、負極パルスＮが発生する。
す。光振幅値ＰＢ−αＰＢ＋αＰＤを直流振幅値ＰＢよ
り大になるように、結合度αと光振幅値ＰＤを選ぶと、
光出力信号ＬＳＷには、第５図に示すように、直流振幅
値ＰＢをもつベースラインＢと光振幅値ＰＢ−αＰＢ＋
αＰＤをもつ正極パルスＰと光振幅値ＰＢ−αＰＢをも
つ負極パルスＮが得られる。結局、光出力信号ＬＳＷに
は、電気クロックＥＣが論理“０”状態のときはベース
ラインＢが発生し、電気クロックＥＣが論理“１”状態
で且つ光デジタルデータＬＤが論理“１”状態のとき
は、正極パルスＰが発生し、そして電気クロックＥＣが
論理“１”状態で且つ光デジタルデータＬＤが論理
“０”状態のときは、負極パルスＮが発生する。
次に、第２図にもどって、該光出力信号ＬＳＷを光双安
定素子９へ入力する。
定素子９へ入力する。
光双安定素子９の特性を光出力信号ＬＳＷの光振幅値と
が第７図に示すように、(1)式の関係 を満たせば、光双安定素子９は正極パルスＰで高い値へ
セットされ、負極パルスＮで低い値ＰＬへリセットさ
れ、そしてベースラインＢ（バイアス光ＬＢ）で、安定
点Ｑ１かＱ２かのいずれかにバイアスされ、低い値ＰＬ
か高い値ＰＨに保持される。この結果、出力光デジタル
データＬＯが第７図に示すように得られる。結局、出力
光デジタルデータＬＯには、第５図の如く、光デジタル
データＬＤが電気クロックＥＣの立上時Ｃｒ１，Ｃ
ｒ２，……に同期した光信号が得られる。従って、第２
図の回路によって、光Ｄフリップフロップ動作が実現さ
れる。
が第７図に示すように、(1)式の関係 を満たせば、光双安定素子９は正極パルスＰで高い値へ
セットされ、負極パルスＮで低い値ＰＬへリセットさ
れ、そしてベースラインＢ（バイアス光ＬＢ）で、安定
点Ｑ１かＱ２かのいずれかにバイアスされ、低い値ＰＬ
か高い値ＰＨに保持される。この結果、出力光デジタル
データＬＯが第７図に示すように得られる。結局、出力
光デジタルデータＬＯには、第５図の如く、光デジタル
データＬＤが電気クロックＥＣの立上時Ｃｒ１，Ｃ
ｒ２，……に同期した光信号が得られる。従って、第２
図の回路によって、光Ｄフリップフロップ動作が実現さ
れる。
さて、第１図にもどって、本発明の光シフトレジスタ回
路の動作を説明する。
路の動作を説明する。
上述した光Ｄフリップフロップ回路を方向性結合器より
成る光分岐器Ｋ１，Ｋ２，Ｋ３，Ｋ４を介して縦続接続
し、電気クロックＥＣを各光Ｄフリップフロップ回路に
共通に印加することで、第１図に示す４bit光シフトレ
ジスタ回路が実現される。
成る光分岐器Ｋ１，Ｋ２，Ｋ３，Ｋ４を介して縦続接続
し、電気クロックＥＣを各光Ｄフリップフロップ回路に
共通に印加することで、第１図に示す４bit光シフトレ
ジスタ回路が実現される。
各光Ｄフリップフロップ段の光出力信号Ｌ０１，
Ｌ０２，Ｌ０３は、上述の如く、次段の光Ｄフリップフ
ロップ102,103,104により、電気クロックＥＣの立上時
に同期される。
Ｌ０２，Ｌ０３は、上述の如く、次段の光Ｄフリップフ
ロップ102,103,104により、電気クロックＥＣの立上時
に同期される。
従って、光分岐器Ｋ１，Ｋ２，Ｋ３，Ｋ４からの光出力
信号Ｌ１，Ｌ２，Ｌ３，Ｌ４には、第９図に示すよう
に、光デジタルデータＬＤに対して、１bit遅延，２bit
遅延，３bit遅延，４bit遅延の光出力信号が各々得られ
る。
信号Ｌ１，Ｌ２，Ｌ３，Ｌ４には、第９図に示すよう
に、光デジタルデータＬＤに対して、１bit遅延，２bit
遅延，３bit遅延，４bit遅延の光出力信号が各々得られ
る。
以上は光分岐器を介して光フリップフロップ回路を接続
した例であるが、光分岐器を除外してフリップフロップ
回路を直接接続してもよい。しかし、この場合は最終段
からしか出力は得られない。これは以下に示す第二の実
施例についても同じことが言える。
した例であるが、光分岐器を除外してフリップフロップ
回路を直接接続してもよい。しかし、この場合は最終段
からしか出力は得られない。これは以下に示す第二の実
施例についても同じことが言える。
次に、第二の実施例について説明する。
第３図は本発明の第二の実施例を示す光シフトレジスタ
回路である。第一の実施例と同様に、光Ｄフリップフロ
ップ回路102,103,104を分岐器Ｋ１，Ｋ２，Ｋ３，Ｋ４
を介して縦続接続したものである。第一の実施例と異る
点は、光Ｄフリップフロップ回路を構成する光スイッチ
として、第４図に示すように、交差導波路形光スイッチ
８′を使っていることである。
回路である。第一の実施例と同様に、光Ｄフリップフロ
ップ回路102,103,104を分岐器Ｋ１，Ｋ２，Ｋ３，Ｋ４
を介して縦続接続したものである。第一の実施例と異る
点は、光Ｄフリップフロップ回路を構成する光スイッチ
として、第４図に示すように、交差導波路形光スイッチ
８′を使っていることである。
従って、ここでは、交差導波路形光スイッチ８′を使っ
た光Ｄフリップフロップ回路の動作のみを、第４図を参
照して説明する。交差導波路形光スイッチ８′は基板
（LiNbO3，GaAs，InP等）に形成された交差導波路１０
と制御電極５，６より構成される。制御電極５，６へ印
加される電気クロックＥＣが論理“０”状態のときは、
入力端１の光デジタルデータＬＤは出力端４へ、入力端
２のバイアス光ＬＢは出力端３へ接続される。従って、
光出力信号ＬＳＷは、バイアス光ＬＢそのものとなる。
た光Ｄフリップフロップ回路の動作のみを、第４図を参
照して説明する。交差導波路形光スイッチ８′は基板
（LiNbO3，GaAs，InP等）に形成された交差導波路１０
と制御電極５，６より構成される。制御電極５，６へ印
加される電気クロックＥＣが論理“０”状態のときは、
入力端１の光デジタルデータＬＤは出力端４へ、入力端
２のバイアス光ＬＢは出力端３へ接続される。従って、
光出力信号ＬＳＷは、バイアス光ＬＢそのものとなる。
一方、制御電極５，６へ印加される電気クロックＥＣが
論理“１”状態のときは、制御電極５と６間の導波路の
屈折率が小さくなり、バイアス光ＬＢの光振幅値ＰＢの
一部αＰＢが出力端４へ結合され、残りの光振幅値ＰＢ
−αＰＢが出力端３へ出力される。更に出力端３には、
光デジタルデータＬＤが論理“１”状態では、その光振
幅値ＰＤの一部αＰＤが出力され、光デジタルデータＬ
Ｄが論理“０”状態では、何も出力されない。ここで、
該光スイッチ８の結合度はα（≦１）になるように設計
されている。
論理“１”状態のときは、制御電極５と６間の導波路の
屈折率が小さくなり、バイアス光ＬＢの光振幅値ＰＢの
一部αＰＢが出力端４へ結合され、残りの光振幅値ＰＢ
−αＰＢが出力端３へ出力される。更に出力端３には、
光デジタルデータＬＤが論理“１”状態では、その光振
幅値ＰＤの一部αＰＤが出力され、光デジタルデータＬ
Ｄが論理“０”状態では、何も出力されない。ここで、
該光スイッチ８の結合度はα（≦１）になるように設計
されている。
以上によって、第一の実施例と同様にベースラインＢを
中間値とした正極パルスＰと負極パルスＮとをもつ光出
力信号ＬＳＷが得られる。該光出力信号ＬＳＷを光双安
定素子９へ入力すれば、光デジタルデータＬＤが電気ク
ロックＥＣに同期された出力光デジタルデータＬＯを得
ることができる。
中間値とした正極パルスＰと負極パルスＮとをもつ光出
力信号ＬＳＷが得られる。該光出力信号ＬＳＷを光双安
定素子９へ入力すれば、光デジタルデータＬＤが電気ク
ロックＥＣに同期された出力光デジタルデータＬＯを得
ることができる。
従って、第４図は光Ｄフリップフロップとして動作でき
ることが明らかになった。光Ｄフリップフロップ回路を
縦続接続すれば、第一の実施例と同様、第３図は光シフ
トレジスタ回路として動作する。
ることが明らかになった。光Ｄフリップフロップ回路を
縦続接続すれば、第一の実施例と同様、第３図は光シフ
トレジスタ回路として動作する。
以上、第一の実施例及び第二の実施例の説明において、
光スイッチと光双安定素子と光分岐器は個別の部品とし
て取扱ったが、これらの機能を１枚の基板上で集積化す
れば、小型で経済的な光シフトレジスタ回路が実現でき
ることは自明である。
光スイッチと光双安定素子と光分岐器は個別の部品とし
て取扱ったが、これらの機能を１枚の基板上で集積化す
れば、小型で経済的な光シフトレジスタ回路が実現でき
ることは自明である。
また、以上の説明で、光スイッチとして、方向性結合形
光スイッチと交差導波路形光スイッチを、光双安定素子
として光双安定半導体レーザを、光分岐器として方向性
結合器を例にしたが、これらに限定されることなく、上
記説明の機能を満足するものであれば、本発明の光シフ
トレジスタ回路が実現されることも自明である。
光スイッチと交差導波路形光スイッチを、光双安定素子
として光双安定半導体レーザを、光分岐器として方向性
結合器を例にしたが、これらに限定されることなく、上
記説明の機能を満足するものであれば、本発明の光シフ
トレジスタ回路が実現されることも自明である。
更に、以上の実施例では、４bit光シフトレジスタ回路
を例にとって説明したが、これに制限されることなく、
該光Ｄフリップフロップ回路を任意多数個縦続接続すれ
ば、多数bitの光シフトレジスタ回路を実現できるのも
明らかである。
を例にとって説明したが、これに制限されることなく、
該光Ｄフリップフロップ回路を任意多数個縦続接続すれ
ば、多数bitの光シフトレジスタ回路を実現できるのも
明らかである。
〈発明の効果〉 以上説明したように、光スイッチと光双安定素子より成
る光Ｄフリップフロップを基本回路として、小型で集積
化に適した実用的な光シフトレジスタ回路が実現された
ので、伝送されて来た光デジタルデータを光のままでデ
ジタル演算処理が可能となり、高速光情報処理システ
ム，光交換システム，光コンピュータ構築のために大き
な貢献を与える。
る光Ｄフリップフロップを基本回路として、小型で集積
化に適した実用的な光シフトレジスタ回路が実現された
ので、伝送されて来た光デジタルデータを光のままでデ
ジタル演算処理が可能となり、高速光情報処理システ
ム，光交換システム，光コンピュータ構築のために大き
な貢献を与える。
第１図は本発明の第一の実施例の光シフトレジスタ回路
図 第２図は第一の実施例の光シフトレジスタ回路を構成す
る光Ｄフリップフロップ回路図、 第３図は本発明の第二の実施例の光シフトレジスタ回路
図、 第４図は第二の実施例の光シフトレジスタ回路を構成す
る光Ｄフリップフロップ回路図、 第５図は光Ｄフリップフロップ回路の各部の論理波形
図、 第６図は光スイッチの真理値表、 第７図は光双安定素子の特性とそれへの光入力信号Ｌ
ＳＷと出力光デジタルデータＬＯとの関係図、 第８図は光双安定半導体レーザの概要図、 第９図は光シフトレジスタ回路のタイミングチャートで
ある。 101,102,103,104……光Ｄフリップフロップ回路 ８……光スイッチ，９……光双安定素子 ＬＤ……光デジタルデータ， ＥＣ……電気クロック，ＬＢ……バイアス光， Ｌ１，Ｌ２，Ｌ３，Ｌ４……各段の光出力信号。
図 第２図は第一の実施例の光シフトレジスタ回路を構成す
る光Ｄフリップフロップ回路図、 第３図は本発明の第二の実施例の光シフトレジスタ回路
図、 第４図は第二の実施例の光シフトレジスタ回路を構成す
る光Ｄフリップフロップ回路図、 第５図は光Ｄフリップフロップ回路の各部の論理波形
図、 第６図は光スイッチの真理値表、 第７図は光双安定素子の特性とそれへの光入力信号Ｌ
ＳＷと出力光デジタルデータＬＯとの関係図、 第８図は光双安定半導体レーザの概要図、 第９図は光シフトレジスタ回路のタイミングチャートで
ある。 101,102,103,104……光Ｄフリップフロップ回路 ８……光スイッチ，９……光双安定素子 ＬＤ……光デジタルデータ， ＥＣ……電気クロック，ＬＢ……バイアス光， Ｌ１，Ｌ２，Ｌ３，Ｌ４……各段の光出力信号。
Claims (1)
- 【請求項１】第１入力端と第２入力端と出力端とを有す
る光スイッチと、該出力端からの出力光を光入力とする
光双安定素子とから構成され、第１入力端に光デジタル
データを入力し、第２入力端に直流振幅値をもつバイア
ス光を入力し、クロックの第１の状態に対応して得られ
た該光スイッチの第１の状態では、該出力端から該バイ
アス光を出力し、該光双安定素子をいずれか１つの安定
点にバイアスし、クロックの第２の状態に対応して得ら
れた該光スイッチの第２の状態では、該光デジタルデー
タが論理“１”状態の時、該直流振幅値より正の振幅値
を有す正極光パルスを該出力端から出力し、該正極光パ
ルスで該光双安定素子をセットし、該光デジタルデータ
が論理“０”状態の時、該直流振幅値より負の振幅値を
有す負極光パルスを該出力端より出力し、該負極光パル
スで該光双安定素子をリセットするように駆動すること
により、該光デジタルデータを入力してクロックに同期
した光出力信号を得ることを特徴とする光Ｄフリップフ
ロップ回路を、光双安定素子からの光出力を次段の第１
入力端に入力するようにして複数個縦続接続したことを
特徴とする光シフトレジスタ回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59234539A JPH0648599B2 (ja) | 1984-11-07 | 1984-11-07 | 光シフトレジスタ回路 |
| US06/795,814 US4761060A (en) | 1984-11-07 | 1985-11-07 | Optical delay type flipflop and shift register using it |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59234539A JPH0648599B2 (ja) | 1984-11-07 | 1984-11-07 | 光シフトレジスタ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61113199A JPS61113199A (ja) | 1986-05-31 |
| JPH0648599B2 true JPH0648599B2 (ja) | 1994-06-22 |
Family
ID=16972608
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59234539A Expired - Fee Related JPH0648599B2 (ja) | 1984-11-07 | 1984-11-07 | 光シフトレジスタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0648599B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01191126A (ja) * | 1988-01-27 | 1989-08-01 | Nec Corp | 光時間スイッチ |
| JP4368573B2 (ja) * | 2002-03-12 | 2009-11-18 | 独立行政法人科学技術振興機構 | 双安定半導体レーザを用いた超高速光メモリー装置 |
| JP6860166B2 (ja) * | 2017-08-22 | 2021-04-14 | 日本電信電話株式会社 | 光演算器 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5892287A (ja) * | 1981-11-27 | 1983-06-01 | Fujitsu Ltd | 光ｒｓフリツプ・フロツプ回路装置 |
| JPS5897994A (ja) * | 1981-12-08 | 1983-06-10 | Nippon Telegr & Teleph Corp <Ntt> | 交換用スイツチ |
-
1984
- 1984-11-07 JP JP59234539A patent/JPH0648599B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61113199A (ja) | 1986-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0256861B1 (en) | Flip-flop circuit | |
| US4761060A (en) | Optical delay type flipflop and shift register using it | |
| JP2530069B2 (ja) | 光論理装置 | |
| JPH0199314A (ja) | シンクロナイザ‐フリツプフロツプ回路装置 | |
| JPH0648599B2 (ja) | 光シフトレジスタ回路 | |
| US4288869A (en) | Half-duplex/simplex digital signal converter | |
| JPS62502919A (ja) | 光論理装置およびその組み合わせ | |
| JPS6179318A (ja) | フリツプフロツプ回路 | |
| JPH063515B2 (ja) | 光ｄフリツプフロツプ回路 | |
| US6040709A (en) | Ternary signal input circuit | |
| JP2762572B2 (ja) | 光ｄフリップフロップ回路 | |
| JPS61259235A (ja) | 光シフトレジスタ回路 | |
| EP0445880B1 (en) | Write-acknowledge circuit comprising a write detector and a bistable element for four-phase handshake signalling | |
| US5051573A (en) | Optical logic operation system | |
| JPS62139530A (ja) | 光ｔフリツプフロツプ回路 | |
| JPH0546640B2 (ja) | ||
| JPS62139531A (ja) | 光ｄフリツプフロツプ回路 | |
| JPH0711650B2 (ja) | 光ｄフリツプフロツプ回路 | |
| JPS62139529A (ja) | 光ｓ−ｒフリツプフロツプ回路 | |
| JPH0776821B2 (ja) | 光ｄフリップフロップ回路 | |
| JPH0795756B2 (ja) | 光νｒζ−ｒζ符号変換回路 | |
| JP2806815B2 (ja) | データ交換用スイッチ | |
| JPS62233931A (ja) | パラレル・シリアル変換器 | |
| KR930002784Y1 (ko) | 디지탈 오디오 인터페이스부에 사용되는 바이-페이즈(Bi-Phase) 변조회로 | |
| JPS62232624A (ja) | 光デイジタル信号一致検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |