JPH0797312B2 - 演算装置 - Google Patents
演算装置Info
- Publication number
- JPH0797312B2 JPH0797312B2 JP60066155A JP6615585A JPH0797312B2 JP H0797312 B2 JPH0797312 B2 JP H0797312B2 JP 60066155 A JP60066155 A JP 60066155A JP 6615585 A JP6615585 A JP 6615585A JP H0797312 B2 JPH0797312 B2 JP H0797312B2
- Authority
- JP
- Japan
- Prior art keywords
- arithmetic unit
- overflow
- output
- arithmetic
- result
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/50—Adding; Subtracting
- G06F7/505—Adding; Subtracting in bit-parallel fashion, i.e. having a different digit-handling circuit for each denomination
- G06F7/506—Adding; Subtracting in bit-parallel fashion, i.e. having a different digit-handling circuit for each denomination with simultaneous carry generation for, or propagation over, two or more stages
- G06F7/507—Adding; Subtracting in bit-parallel fashion, i.e. having a different digit-handling circuit for each denomination with simultaneous carry generation for, or propagation over, two or more stages using selection between two conditionally calculated carry or sum values
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/499—Denomination or exception handling, e.g. rounding or overflow
- G06F7/49905—Exception handling
- G06F7/4991—Overflow or underflow
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/499—Denomination or exception handling, e.g. rounding or overflow
- G06F7/49905—Exception handling
- G06F7/4991—Overflow or underflow
- G06F7/49915—Mantissa overflow or underflow in handling floating-point numbers
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Pure & Applied Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Mathematical Optimization (AREA)
- General Engineering & Computer Science (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は固定小数点演算を行なうための演算装置に関す
る。
る。
（従来の技術） 従来、固定小数点数の演算においてオーバーフローの検
出は演算結果が決定した後に行なわれていた。
出は演算結果が決定した後に行なわれていた。
第３図は上述の演算装置の従来例を示したものである。
従来装置は、第１オペランド格納レジスタ21、反転器2
2、選択回路23、第２オペランド格納レジスタ24、演算
指示格納フリツプフロツプ25、キヤリー入力“1"の演算
器26、キヤリー入力“0"の演算器27、選択回路28、演算
結果格納レジスタ29、オーバーフロー検出回路30および
オーバーフロー検出結果格納フリツプフロツプ31から構
成されている。
従来装置は、第１オペランド格納レジスタ21、反転器2
2、選択回路23、第２オペランド格納レジスタ24、演算
指示格納フリツプフロツプ25、キヤリー入力“1"の演算
器26、キヤリー入力“0"の演算器27、選択回路28、演算
結果格納レジスタ29、オーバーフロー検出回路30および
オーバーフロー検出結果格納フリツプフロツプ31から構
成されている。
図において、演算指示信号100′として引き算を指示す
る“1"が入力すると、これが演算指示格納フリツプフロ
ツプ25にセツトされるとともに選択回路23は第２オペラ
ンドＢの反転出力2001′を選択し、その補数が第２オ
ペランド格納レジスタ24に格納される。足し算を指示す
る“0"が入力すると同じく演算指示格納フリツプフロツ
プ25にセツトされるとともに選択回路23は第２オペラン
ドＢの出力2000′を選択し、Ｂが第２オペランド格納レ
ジスタ24に格納される。演算器26はキヤリーがある場
合、すなわち“1"のときの演算器、演算器27はキヤリー
がない場合、すなわち“0"のときの演算器である。各演
算器26,27は各オペランドA,Bの演算を行ない、それらの
出力は、選択回路28により選択される。引き算の場合は
演算指示格納フリツプフロツプ25の出力は“1"であるの
でキヤリーがある場合の演算器26の出力結果が、足し算
の場合は“0"であるのでキヤリーがない場合の演算器27
の出力結果が演算結果格納レジスタ29に格納される。オ
ーバーフロー検出回路30は、演算結果格納レジスタ29に
格納された演算結果かオーバーフローを検出し、その結
果をオーバーフロー検出フリップフロップの格納する。
る“1"が入力すると、これが演算指示格納フリツプフロ
ツプ25にセツトされるとともに選択回路23は第２オペラ
ンドＢの反転出力2001′を選択し、その補数が第２オ
ペランド格納レジスタ24に格納される。足し算を指示す
る“0"が入力すると同じく演算指示格納フリツプフロツ
プ25にセツトされるとともに選択回路23は第２オペラン
ドＢの出力2000′を選択し、Ｂが第２オペランド格納レ
ジスタ24に格納される。演算器26はキヤリーがある場
合、すなわち“1"のときの演算器、演算器27はキヤリー
がない場合、すなわち“0"のときの演算器である。各演
算器26,27は各オペランドA,Bの演算を行ない、それらの
出力は、選択回路28により選択される。引き算の場合は
演算指示格納フリツプフロツプ25の出力は“1"であるの
でキヤリーがある場合の演算器26の出力結果が、足し算
の場合は“0"であるのでキヤリーがない場合の演算器27
の出力結果が演算結果格納レジスタ29に格納される。オ
ーバーフロー検出回路30は、演算結果格納レジスタ29に
格納された演算結果かオーバーフローを検出し、その結
果をオーバーフロー検出フリップフロップの格納する。
（発明が解決しようとする問題点） 従来の装置はこのように演算結果が一義的に決定したあ
とにオーバーフロー検出を行なつている。すなわちオー
バーフロー検出回路30ではオーバーフローを起こしてい
るか検出し、その結果をオーバーフロー検出結果格納フ
リツプフロツプ31に格納している。したがつて、オーバ
ーフロー検出に長い時間がかかるという欠点があつた。
とにオーバーフロー検出を行なつている。すなわちオー
バーフロー検出回路30ではオーバーフローを起こしてい
るか検出し、その結果をオーバーフロー検出結果格納フ
リツプフロツプ31に格納している。したがつて、オーバ
ーフロー検出に長い時間がかかるという欠点があつた。
本発明の目的はオーバーフロー検出に従来程時間を要す
ることのない演算結果を提供することにある。
ることのない演算結果を提供することにある。
（問題点を解決するための手段） 前記目的を達成するため本発明による演算装置では、第
１の演算器では下位桁からキャリー入力がある場合の演
算を行い、第２の演算器ではキャリー入力がない場合の
演算を行い、選択指示信号により前記第１または第２の
演算器出力結果を選択し、その出力結果を演算結果格納
レジスタに格納する、固定小数点の演算装置において、
前記第１の演算器の出力結果からオーバーフローが発生
していることを検出する第１のオーバーフロー検出回路
と、前記第２の演算器の出力結果からオーバーフローが
発生していることを検出する第２のオーバーフロー検出
回路と、前記選択指示信号により第１の演算器の出力結
果が選択されるときには前記第のオーバーフロー検出回
路の出力を選択し、前記選択指示信号により第２の演算
器の出力結果が選択されるときには前記第２のオーバー
フロー検出回路の出力を選択する選択回路と、前記選択
回路の出力を格納するオーバーフロー検出結果格納フリ
ップフロップを備えている。
１の演算器では下位桁からキャリー入力がある場合の演
算を行い、第２の演算器ではキャリー入力がない場合の
演算を行い、選択指示信号により前記第１または第２の
演算器出力結果を選択し、その出力結果を演算結果格納
レジスタに格納する、固定小数点の演算装置において、
前記第１の演算器の出力結果からオーバーフローが発生
していることを検出する第１のオーバーフロー検出回路
と、前記第２の演算器の出力結果からオーバーフローが
発生していることを検出する第２のオーバーフロー検出
回路と、前記選択指示信号により第１の演算器の出力結
果が選択されるときには前記第のオーバーフロー検出回
路の出力を選択し、前記選択指示信号により第２の演算
器の出力結果が選択されるときには前記第２のオーバー
フロー検出回路の出力を選択する選択回路と、前記選択
回路の出力を格納するオーバーフロー検出結果格納フリ
ップフロップを備えている。
（作用） 前記構成によればオーバーフロー検出の時間を短縮する
ことができ、本発明の目的は完全に達成することができ
る。
ことができ、本発明の目的は完全に達成することができ
る。
（実施例） 次に図面を参照して本発明を詳細に説明する。第１図は
本発明による演算装置の一実施例を示すブロツク図であ
る。
本発明による演算装置の一実施例を示すブロツク図であ
る。
本実施例は第１オペランド格納レジスタ１、反転器２、
選択回路３、第２オペランド格納レジスタ４、演算指示
格納フリツプフロツプ５、キヤリー入力“1"の演算器
６、キヤリー入力“0"の演算器７、選択回路8,12、オー
バーフロー検出回路10,11、演算結果格納レジスタ９及
びオーバーフロー検出結果格納フリツプフロツプ13を含
む。
選択回路３、第２オペランド格納レジスタ４、演算指示
格納フリツプフロツプ５、キヤリー入力“1"の演算器
６、キヤリー入力“0"の演算器７、選択回路8,12、オー
バーフロー検出回路10,11、演算結果格納レジスタ９及
びオーバーフロー検出結果格納フリツプフロツプ13を含
む。
本実施例において、固定小数点数である第１オペランド
と固定小数点である第２オペランドの演算は以下のよう
にして行なわれる。
と固定小数点である第２オペランドの演算は以下のよう
にして行なわれる。
第１オペランドＡは第１オペランド格納レジスタ１に格
納される。一方、第２オペランドＢは、演算指示信号10
0が足し算を指示する“0"のときそのままの値が選択回
路３により選択され、演算指示信号100が引き算を指示
する“1"のとき、反転器２でその各桁の“1",“0"を反
転したもの、すなわちＢの補数としたものが選択され
て、第２オペランド格納レジスタ４に格納される。
納される。一方、第２オペランドＢは、演算指示信号10
0が足し算を指示する“0"のときそのままの値が選択回
路３により選択され、演算指示信号100が引き算を指示
する“1"のとき、反転器２でその各桁の“1",“0"を反
転したもの、すなわちＢの補数としたものが選択され
て、第２オペランド格納レジスタ４に格納される。
レジスタ１およびレジスタ４に格納されたＡおよびＢお
よびは演算器６および演算器７で加算される。
よびは演算器６および演算器７で加算される。
演算器６は最小桁へのキヤリーがある場合（キャリー入
力“1"）の加算、つまり足し算のときＡ＋Ｂ＋１、引き
算のときＡ＋＋１の加算を行なう。
力“1"）の加算、つまり足し算のときＡ＋Ｂ＋１、引き
算のときＡ＋＋１の加算を行なう。
一方、演算器７の側は最小桁へのキヤリーがない場合
（キヤリー入力“0"）の加算、つまり足し算のときＡ＋
Ｂ、引き算のときＡ＋の加算を行なう。
（キヤリー入力“0"）の加算、つまり足し算のときＡ＋
Ｂ、引き算のときＡ＋の加算を行なう。
演算器６で演算されたＡ＋Ｂ＋１またはＡ＋＋１を与
える出力6000および演算器７で演算されたＡ＋Ｂまたは
Ａ＋を与える出力7000は選択器８の入力に導かれると
ともに演算器６の出力6000はＡ＋Ｂ＋１またはＡ＋＋
１がオーバーフローを起こしているかどうかを検出する
オーバーフロー検出回路10に、演算器７の出力7000はＡ
＋ＢまたはＡ＋がオーバーフローを起こしているかど
うかを検出するオーバーフロー検出回路11にそれぞれ導
かれる。これらのオーバーフロー検出回路10,11の出力
は演算指示信号5000で選択する選択器12に導かれる。
える出力6000および演算器７で演算されたＡ＋Ｂまたは
Ａ＋を与える出力7000は選択器８の入力に導かれると
ともに演算器６の出力6000はＡ＋Ｂ＋１またはＡ＋＋
１がオーバーフローを起こしているかどうかを検出する
オーバーフロー検出回路10に、演算器７の出力7000はＡ
＋ＢまたはＡ＋がオーバーフローを起こしているかど
うかを検出するオーバーフロー検出回路11にそれぞれ導
かれる。これらのオーバーフロー検出回路10,11の出力
は演算指示信号5000で選択する選択器12に導かれる。
演算指示格納フリツプフロツプ５には足し算のとき“0"
が、引き算のとき“1"が格納される。
が、引き算のとき“1"が格納される。
足し算を行なう場合、前述により第２オペランド格納レ
ジスタ４に第２オペランドＢがそのまま格納され、演算
器７が前述のＡ＋Ｂの演算を行なった結果を信号線7000
に出力し、オーバーフロー検出回路11でオーバーフロー
を起こしているかどうかを検出して、オーバーフローを
起こしていれば“1"、起こしていなければ“0"を信号線
11000に出力する。このとき演算指示信号100は足し算で
ある“0"を示し、演算指示格納フリツプフロツプ５の出
力5000も足し算である“0"を示し、選択回路８は信号線
7000をまた選択回路12は信号線11000をそれぞれ選択し
て、演算結果格納レジスタ９とオーバーフロー検出結果
格納フリツプフロツプ13に各々格納する。
ジスタ４に第２オペランドＢがそのまま格納され、演算
器７が前述のＡ＋Ｂの演算を行なった結果を信号線7000
に出力し、オーバーフロー検出回路11でオーバーフロー
を起こしているかどうかを検出して、オーバーフローを
起こしていれば“1"、起こしていなければ“0"を信号線
11000に出力する。このとき演算指示信号100は足し算で
ある“0"を示し、演算指示格納フリツプフロツプ５の出
力5000も足し算である“0"を示し、選択回路８は信号線
7000をまた選択回路12は信号線11000をそれぞれ選択し
て、演算結果格納レジスタ９とオーバーフロー検出結果
格納フリツプフロツプ13に各々格納する。
引き算を行なう場合、前述により第２オペランド格納レ
ジスタ４に第２オペランドＢの補数を格納する。演算
器６が前述のＡ＋＋１の演算を行なつた結果を信号線
6000に出力し、オーバーフロー検出回路10でオーバーフ
ローを起こしているかどうかを検出してオーバーフロー
を起こしていれば“1"、起こしていなければ“0"信号線
10000に出力する。このとき演算指示信号100は引き算で
ある“1"を示し、演算指示格納フリツプフロツプ５の出
力5000も引き算である“1"を示し、選択回路８は信号線
6000をまた選択回路12は信号線10000をそれぞれ選択し
て演算結果格納レジスタ９とオーバーフロー検出結果格
納フリツプフロツプ13に各々格納する。
ジスタ４に第２オペランドＢの補数を格納する。演算
器６が前述のＡ＋＋１の演算を行なつた結果を信号線
6000に出力し、オーバーフロー検出回路10でオーバーフ
ローを起こしているかどうかを検出してオーバーフロー
を起こしていれば“1"、起こしていなければ“0"信号線
10000に出力する。このとき演算指示信号100は引き算で
ある“1"を示し、演算指示格納フリツプフロツプ５の出
力5000も引き算である“1"を示し、選択回路８は信号線
6000をまた選択回路12は信号線10000をそれぞれ選択し
て演算結果格納レジスタ９とオーバーフロー検出結果格
納フリツプフロツプ13に各々格納する。
この例では、足し算に対応するキャリーなし演算と、減
算に対応するキャリーあり演算を２つの演算器で同時に
おこなうとともに、キャリーなし演算、キャリーあり演
算、の両方の場合のオーバーフローをも同時に検出し、
足し算、引き算のいずれかを選択する信号によりその正
しい方を選択している。このような方法により演算時間
を短縮することが出来る。
算に対応するキャリーあり演算を２つの演算器で同時に
おこなうとともに、キャリーなし演算、キャリーあり演
算、の両方の場合のオーバーフローをも同時に検出し、
足し算、引き算のいずれかを選択する信号によりその正
しい方を選択している。このような方法により演算時間
を短縮することが出来る。
次に第２の実施例を第図により説明する。第２図の実施
例は、第１オペランド格納レジスタ34、第２オペランド
格納レジスタ35、キヤリー入力“1"の演算器45、キヤリ
ー入力“0"の演算器55,65、オーバーフロー検出回路4
6、56、選択回路47、57、オーバーフロー検出結果格納
フリップフロップ49、および演算結果格納レジスタ59を
含む。
例は、第１オペランド格納レジスタ34、第２オペランド
格納レジスタ35、キヤリー入力“1"の演算器45、キヤリ
ー入力“0"の演算器55,65、オーバーフロー検出回路4
6、56、選択回路47、57、オーバーフロー検出結果格納
フリップフロップ49、および演算結果格納レジスタ59を
含む。
第２の実施例の固定小数点数の演算は以下のように行な
われる。
われる。
第１オペランドＡは第１オペランド格納レジスタ34に、
第２オペランドＢは第２オペランド格納レジスタ35にそ
れぞれ格納される。この第１オペランド格納レジスタ3
4、第２オペランド格納レジスタ35に格納されたＡおよ
びＢは上位側251,351と下位側252,352に分けて出力され
る。
第２オペランドＢは第２オペランド格納レジスタ35にそ
れぞれ格納される。この第１オペランド格納レジスタ3
4、第２オペランド格納レジスタ35に格納されたＡおよ
びＢは上位側251,351と下位側252,352に分けて出力され
る。
キヤリー入力“1"の演算器45は、レジスタ34,35の上位
側の出力を入力とし最小桁へのキヤリーがある場合の加
算を行ない、オーバーフロー検出回路46および選択回路
57へ出力する。キヤリー入力“0"の演算器55はレジスタ
34,35の上位側の出力を入力とし、最小桁へのキヤリー
がない場合の加算を行ないオーバーフロー検出回路56お
よび選択回路57へ出力する。キヤリー入力“0"の演算器
65はレジスタ34,35の下位側の出力を入力とし最小桁へ
のキヤリーがない場合の加算を行ない、演算結果格納レ
ジスタ59に出力すると同時に加算結果のキヤリー653を
出力する。
側の出力を入力とし最小桁へのキヤリーがある場合の加
算を行ない、オーバーフロー検出回路46および選択回路
57へ出力する。キヤリー入力“0"の演算器55はレジスタ
34,35の上位側の出力を入力とし、最小桁へのキヤリー
がない場合の加算を行ないオーバーフロー検出回路56お
よび選択回路57へ出力する。キヤリー入力“0"の演算器
65はレジスタ34,35の下位側の出力を入力とし最小桁へ
のキヤリーがない場合の加算を行ない、演算結果格納レ
ジスタ59に出力すると同時に加算結果のキヤリー653を
出力する。
演算回路57は、演算回路45と演算回路55の出力を演算回
路65のキヤリー出力653で選択し演算結果格納レジスタ5
9に出力する。選択回路47は演算回路45からの出力のオ
ーバーフロー検出回路46の出力と演算回路55からの出力
のオーバーフロー検出回路56の出力を演算回路65のキヤ
リー出力653で選択し、オーバーフロー検出結果格納フ
リツプフロツプ49に格納する。
路65のキヤリー出力653で選択し演算結果格納レジスタ5
9に出力する。選択回路47は演算回路45からの出力のオ
ーバーフロー検出回路46の出力と演算回路55からの出力
のオーバーフロー検出回路56の出力を演算回路65のキヤ
リー出力653で選択し、オーバーフロー検出結果格納フ
リツプフロツプ49に格納する。
この実施例は演算器を下位側と上位側に分けて上位側の
演算をキヤリーがある場合とない場合のそれぞれを求め
ておき、下位側からのキヤリーで選択することによつて
演算時間を短縮している。２分割した加算器を例に上げ
たが分割数をふやしたり、また最下位にもキヤリー入力
を持たせ加減の演算指示信号で選択するような構成した
加減算器も考えられる。
演算をキヤリーがある場合とない場合のそれぞれを求め
ておき、下位側からのキヤリーで選択することによつて
演算時間を短縮している。２分割した加算器を例に上げ
たが分割数をふやしたり、また最下位にもキヤリー入力
を持たせ加減の演算指示信号で選択するような構成した
加減算器も考えられる。
（発明の効果） 以上、説明したように本発明は固定小数点演算と演算結
果がオーバーフローしていることを検出する動作とをオ
ーバーラツプして行なうことにより、オーバーフローの
検出を早く行なうことができる。またこのときオーバー
フローが検出された場合は演算結果に定数を入れるとい
うような演算回路においてはオーバーフローの検出を早
く行なうことによつて演算時間を短縮することができる
効果がある。また、この演算回路を浮動小数点演算回路
の指示部の処理に用いることによって、指数部のオーバ
ーフローを早く検出し、演算結果に定数を入れるような
演算の演算時間を短縮することができる効果がある。
果がオーバーフローしていることを検出する動作とをオ
ーバーラツプして行なうことにより、オーバーフローの
検出を早く行なうことができる。またこのときオーバー
フローが検出された場合は演算結果に定数を入れるとい
うような演算回路においてはオーバーフローの検出を早
く行なうことによつて演算時間を短縮することができる
効果がある。また、この演算回路を浮動小数点演算回路
の指示部の処理に用いることによって、指数部のオーバ
ーフローを早く検出し、演算結果に定数を入れるような
演算の演算時間を短縮することができる効果がある。
第１図は本発明による演算装置の一実施例を示すブロツ
ク図、第２図は本発明の第二の実施例を示すブロツク
図、第３図は従来の演算装置のブロツク図である。 １……第１オペランド格納レジスタ ２……反転器、3,8,12……選択回路 ４……第２オペランド格納レジスタ ５……演算指示格納フリツプフロツプ ６……キヤリー入力“1"の演算器 ７……キヤリー入力“0"の演算器 ９……演算結果格納レジスタ 10,11……オーバーフロー検出回路 13……オーバーフロー検出結果格納フリツプフロツプ 21……第１オペランド格納レジスタ 22……反転器 23,28……選択回路 24……第２オペランド格納レジスタ 25……演算指示格納フリップフロップ 26……キャリー入力“1"の演算器 27……キャリー入力“0"の演算器 29……演算結果格納レジスタ 30……オーバーフロー検出回路 31……オーバーフロー検出結果格納フリップフロップ 34……第１オペランド格納レジスタ 35……第２オペランド格納レジスタ 45……キヤリー入力“1"の演算器 55,65……キヤリー入力“0"の演算器 46、56……オーバーフロー検出回路 47,57……選択回路 49……オーバーフロー検出結果格納フリツプフロツプ 59……演算結果格納レジスタ
ク図、第２図は本発明の第二の実施例を示すブロツク
図、第３図は従来の演算装置のブロツク図である。 １……第１オペランド格納レジスタ ２……反転器、3,8,12……選択回路 ４……第２オペランド格納レジスタ ５……演算指示格納フリツプフロツプ ６……キヤリー入力“1"の演算器 ７……キヤリー入力“0"の演算器 ９……演算結果格納レジスタ 10,11……オーバーフロー検出回路 13……オーバーフロー検出結果格納フリツプフロツプ 21……第１オペランド格納レジスタ 22……反転器 23,28……選択回路 24……第２オペランド格納レジスタ 25……演算指示格納フリップフロップ 26……キャリー入力“1"の演算器 27……キャリー入力“0"の演算器 29……演算結果格納レジスタ 30……オーバーフロー検出回路 31……オーバーフロー検出結果格納フリップフロップ 34……第１オペランド格納レジスタ 35……第２オペランド格納レジスタ 45……キヤリー入力“1"の演算器 55,65……キヤリー入力“0"の演算器 46、56……オーバーフロー検出回路 47,57……選択回路 49……オーバーフロー検出結果格納フリツプフロツプ 59……演算結果格納レジスタ
Claims (1)
- 【請求項１】第１の演算器では下位桁からキャリー入力
がある場合の演算を行い、第２の演算器ではキャリー入
力がない場合の演算を行い、選択指示信号により前記第
１または第２の演算器出力結果を選択し、その出力結果
を演算結果格納レジスタに格納する、固定小数点の演算
装置において、 前記第１の演算器の出力結果からオーバーフローが発生
していることを検出する第１のオーバーフロー検出回路
と、 前記第２の演算器の出力結果からオーバーフローが発生
していることを検出する第２のオーバーフロー検出回路
と、 前記選択指示信号により第１の演算器の出力結果が選択
されるときには前記第１のオーバーフロー検出回路の出
力を選択し、前記選択指示信号により第２の演算器の出
力結果が選択されるときには前記第２のオーバーフロー
検出回路の出力を選択する選択回路と、 前記選択回路の出力を格納するオーバーフロー検出結果
格納フリップフロップを備えたことを特徴とする演算装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60066155A JPH0797312B2 (ja) | 1985-03-29 | 1985-03-29 | 演算装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60066155A JPH0797312B2 (ja) | 1985-03-29 | 1985-03-29 | 演算装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61224036A JPS61224036A (ja) | 1986-10-04 |
| JPH0797312B2 true JPH0797312B2 (ja) | 1995-10-18 |
Family
ID=13307689
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60066155A Expired - Lifetime JPH0797312B2 (ja) | 1985-03-29 | 1985-03-29 | 演算装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0797312B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7428567B2 (en) | 2003-07-23 | 2008-09-23 | Sandbridge Technologies, Inc. | Arithmetic unit for addition or subtraction with preliminary saturation detection |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63204324A (ja) * | 1987-02-19 | 1988-08-24 | Fujitsu Ltd | 浮動少数点乗算方式 |
| EP0780759A1 (en) * | 1995-12-22 | 1997-06-25 | Lucent Technologies Inc. | Elimination of math overflow flag generation delay in an alu |
| WO2026007056A1 (zh) * | 2024-07-04 | 2026-01-08 | 声龙(新加坡)私人有限公司 | 基础运算单元、运算装置及方法、计算机可读存储介质 |
-
1985
- 1985-03-29 JP JP60066155A patent/JPH0797312B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7428567B2 (en) | 2003-07-23 | 2008-09-23 | Sandbridge Technologies, Inc. | Arithmetic unit for addition or subtraction with preliminary saturation detection |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61224036A (ja) | 1986-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900011167A (ko) | 디지탈신호 처리장치 및 움직임 보상연산방법 | |
| KR900010545A (ko) | 연산장치와 연산방법 | |
| KR890015121A (ko) | 나눗셈연산장치 | |
| KR960002061A (ko) | 부동소수점수를 위한 산술연산장치 | |
| JPH0797312B2 (ja) | 演算装置 | |
| JPH0479015B2 (ja) | ||
| JPS608933A (ja) | 演算処理装置 | |
| JPH0346024A (ja) | 浮動小数点演算器 | |
| JPS59154542A (ja) | 乗算装置 | |
| JP2557629B2 (ja) | 割込方式 | |
| SU824197A1 (ru) | Вычислительное устройство | |
| GB871477A (en) | Improvements in or relating to electric digital computers | |
| JPS60235241A (ja) | 浮動小数点加算回路 | |
| JPS63279321A (ja) | マイクロプログラム制御装置 | |
| JPS5825458Y2 (ja) | 指数表示装置 | |
| JPS6120131A (ja) | 演算処理装置 | |
| JPH07104777B2 (ja) | 浮動小数点加減算装置 | |
| JP2752698B2 (ja) | 浮動小数点加減算回路 | |
| JPH0352093B2 (ja) | ||
| JPS60175142A (ja) | デイジタル演算回路 | |
| JP2508269B2 (ja) | 平方根演算装置 | |
| JP2856791B2 (ja) | バレルシフタおよび浮動小数点演算器 | |
| JP2998324B2 (ja) | 正規化シフト装置および正規化シフト方法 | |
| JPS6224816B2 (ja) | ||
| JPH0426495B2 (ja) |