JPH0352093B2 - - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、演算装置、特に、浮動小数点演算の
仮数部の演算を行なうための演算装置に関する。

従来の技術 一般に、正規化された浮動小数点数は、その正
負を表わす符号と、指数部と、正規化された絶対
値をもつ仮数部とより構成される。このような浮
動小数点数と他の浮動小数点数との演算を行なつ
た結果仮数部が全て“０”のとき、符号と指数部
および仮数部の全てを“０”（以後正規化０と呼
ぶ）として演算結果とする必要が生じる場合がし
ばしばある。

このような場合には、仮数部の演算結果が決定
した時点で全て“０”であるかどうかを検出し、
全て“０”であれば正規化０を演算結果とする。

第３図は上述の処理を行なう従来例の演算装置
を示したものである。

第３図において参照数字１′にて示された第１
オペランド格納レジスタから参照数字１１′にて
示された仮数部演算結果格納レジスタまでは、後
述される本発明の一実施例の対応する参照数字の
要素と同様な動作を行ない、第１オペランドと第
２オペランドの仮数部の演算結果が演算結果格納
レジスタ１１′に格納される。

こうして仮数部の演算結果が一義的に決定した
あとで０検出回路１２′は演算結果が全て“０”
であるかどうかを検出し、全て“０”であれば
“１”を、全て“０”でなければ“０”を０検出
結果格納フリツプフロツプ１７′に格納する。

発明が解決しようとする問題点 しかしながら、上述した従来例においては、第
１オペランドと第２オペランドの仮数部の演算が
完全にすんで、演算結果が一義的に与えられてか
らはじめて、演算結果の“０”検出が開始されて
いたので、演算時間が長いという欠点がある。

本発明は従来の技術に内在する上記欠点を解消
する為になされたものであり、従つて本発明の目
的は｜Ａ＋Ｂ｜または｜Ａ−Ｂ｜の演算と演算結
果が全て“０”であることを検出する動作とをオ
ーバラツプして行なうことによつて、絶対値演算
の演算時間を短縮することができる新規な演算装
置を提供することにある。

問題点を解決するための手段 上記目的を達成する為に、本発明に係る演算装
置は、下位からのキヤリー入力“１”の演算を行
ないこの演算結果に相当する値の“０”検出を行
なう第１の検出回路と、下位からのキヤリー入力
“０”の演算を行ない、この演算結果に相当する
値の各桁毎の補数の“０”検出を行なう第２の検
出回路と、前記第１、第２の検出回路のいずれか
の出力を前記演算結果により生ずるキヤリーの応
答して選択するようにした第１の選択回路と、下
位からのキヤリー入力“０”の演算を行ないこの
演算結果に相当する値の“０”検出を行なう第３
の検出回路と、この第３の回路の出力か前記第１
の選択回路の出力を、演算指示に従つて選択する
ようにした第２の選択回路とを具備して構成され
る。

実施例 次に本発明をその好ましい一実施例について図
面を参照しながら詳細に説明する。

第１図は本発明の一実施例を示すブロツク構成
図である。

第１図において、本発明の一実施例は、第１オ
ペランド格納レジスタ１、反転器２、選択回路
３、第２オペランド格納レジスタ４、演算指示格
納フリツプフロツプ５、キヤリー入力“１”の演
算器６、キヤリー入力“０”の演算器７、反転器
８、選択回路９，１０，１５，１６、０検出回路
１２，１３，１４、演算結果格納レジスタ１１お
よび０検出結果格納フリツプフロツプ１７を含
む。

さて、本実施例において、絶対値で表わされた
第１オペランドと絶対値で表わされた第２オペラ
ンドの演算は以下のようにして行なわれる。

今、第１オペランドをＡ、第２オペランドをＢ
とすると、Ａ≧０、Ｂ≧０である。これから行な
う演算はＡ≧０、Ｂ≧０の条件の下で足し算Ａ＋
Ｂまたは引き算Ａ−Ｂを行なつて、その結果の正
負の情報を得ることと、足し算結果の絶対値｜Ａ
＋Ｂ｜または引き算結果の絶対値｜Ａ−Ｂ｜を得
ることと、この｜Ａ＋Ｂ｜および｜Ａ−Ｂ｜が全
て“０”であることを検出することである。

まず第１オペランドＡはそのまま第１オペラン
ド格納レジスタ１に格納される。一方、第２オペ
ランドＢは、演算指示信号１００が足し算を指示
する“０”のときそのままの値が選択回路３によ
り選択され、演算指示信号１００が引き算を指示
する“１”のときに反転器２でその各桁の“１”、
“０”を反転したもの、即ち、の補数Ｂとした
ものが選択されて、第２オペランド格納レジスタ
４に格納される。

こうしてレジスタ１およびレジスタ４に格納さ
れたＡおよびＢまたはは演算器６および演算器
７で加算される。但し、演算器６は最小桁へのキ
ヤリーがある場合（キヤリー入力“１”）の加算
を行ない、つまり足し算のときＡ＋Ｂ＋１、引き
算のときＡ＋＋１の加算を行なう。

一方、演算器７の側は最小桁へのキヤリーがな
い場合（キヤリー入力“０”）の加算を行ない、
つまり足し算のときＡ＋Ｂ、引き算のときＡ＋
の加算を行ない、その加算結果を反転器８により
各桁の“１”、“０”を反転してその補数（つまり
足し算のとき＋、引き算のときＡ＋）を作
る。

こうして得られるＡ＋Ｂ＋１またはＡ＋＋１
を与えるべき出力6000および（＋）または
（Ａ＋）を与えるべき出力8000は、一方におい
ては選択器９のそれぞれの入力に導かれ、他方に
おいてはそれぞれＡ＋Ｂ＋１またはＡ＋＋１が
全て“０”であることを検出する０検出回路１２
および（＋）または（Ａ＋）が全て“０”
であることを検出する０検出回路１３に導かれ、
こうして０検出したそれぞれの結果は、選択回路
１５のそれぞれの入力に導かれる。また、Ａ＋Ｂ
またはＡ＋を与えるべき出力7000は、一方にお
いては０検出回路１４に導かれ、他方においては
選択回路１０の一方の入力に導かれる。選択回路
１０のもう一方の入力には選択回路９の出力が導
かれている。０検出回路１４の出力は選択回路１
６の一方の入力に導かれ、他方の入力には選択回
路１５の出力が導かれている。演算指示格納フリ
ツプフロツプ５には、足し算のときに“０”が、
引き算のときに“１”が格納される。

さて、足し算を行なう場合には、前述により第
２オペランド格納レジスタ４に第２オペランドＢ
がそのまま格納され、演算器７が前述のＡ＋Ｂの
演算を行なつた結果を信号線７０００に出力し、
０検出回路１４で全て“０”かどうかを検出し
て、全て“０”であれば“１”を全て“０”でな
ければ“０”を信号線１４０００に出力する。演
算指示格納フリツプフロツプ５の出力5000が
“０”のとき足し算を指示し、選択回路１０は信
号線７０００をまた選択回路１６は信号線１４０
００をそれぞれ選択して演算結果格納レジスタ１
１と０検出格納フリツプフロツプ１７に各々格納
する。

引き算を行なう場合には、前述により第２オペ
ランド格納レジスタ４に第２オペランドＢの補数
Ｂを格納する。演算器７が演算Ａ＋を行なつた
結果オーバーフローが起り最上位桁からキヤリー
が出ると、このキヤリー出力は信号線７００１を
介して選択器９および１５に導かれる。この結
果、選択器９はキヤリー出力7001にキヤリーが出
力した場合には演算器６の出力6000のＡ＋＋１
を選択し、またキヤリー出力7001にキヤリーが出
力しない場合には、反転器８からの出力8000の
（Ａ＋）を選択して、これらのうちの選択した
方の出力を選択器１０に信号線９０００を介して
入力する。選択器１０では演算指示格納フリツプ
フロツプ５の出力5000が“１”のとき引き算を指
示し、信号線９０００を選択して演算結果格納レ
ジスタ１１に格納する。

一方、選択器１５は、同様にキヤリー出力7001
にキヤリーが出力した場合には０検出回路１２か
らのＡ＋＋１の０検出結果を選択し、またキヤ
リー出力7001にキヤリーが出力しない場合には０
検出回路１３からの（Ａ＋）の０検出結果を選
択して、これらのうちの選択した方の出力を選択
器１６に信号線１５００を介して入力する。選択
器１６では、信号線５０００が“１”のとき信号
線１５００を選択して０検出結果格納フリツプフ
ロツプ１７に格納する。

以上の処理により、引き算時キヤリー出力7001
はＡ−Ｂの演算結果の正負の情報（キヤリー出力
がある場合には正、ない場合には負を表わす）を
出力し、レジスタ１１の出力1100は足し算結果の
絶対値｜Ａ＋Ｂ｜または引き算結果の絶対値｜Ａ
−Ｂ｜を出力し、またレジスタ１７の出力1700
は、足し算結果の絶対値｜Ａ＋Ｂ｜の０検出結果
または引き算結果の絶対値｜Ａ−Ｂ｜の０検出結
果を出力する。こうしてＡ＋Ｂの足し算またはＡ
−Ｂの引き算において以後の処理に必要な結果が
すべて得られたことになる。

次に演算器と０検出回路との間でオーバーラツ
プする動作を行なうようにした一例を、キヤリー
入力“０”の演算器側（第１図の演算器７、反転
器８および０検出回路１３，１４を含む側）につ
いて例示する。

この例においては、演算すべきデータのビツト
幅を２等分して（例えば16ビツト幅の演算におい
ては上位桁側８ビツトと下位桁側８ビツトとに２
等分して）、下位桁側の演算と、上位桁側の演算
とを同時に平行して行なう。但し、上位桁側の演
算は、下位桁側からのキヤリーがある場合の演算
と下位桁側からのキヤリーがない場合の演算との
両方を、下位桁側からのキヤリーのいかんにかか
わらず前もつて平行して行なつておき、下位桁か
ら実際にキヤリーが出る時点で、実際のキヤリー
の有無により、その正しい方を選択して最終出力
とする。このような方法により演算時間を大いに
短縮することができる。

第２図はこのような動作をする演算器７と反転
器８と、０検出回路１３，１４との構成を具体的
に示したブロツク図であり、演算器７１は下位側
の演算器、演算器７２は下位桁側からのキヤリー
がないとしたときの上位桁側の演算器、又演算器
７３は下位桁側からのキヤリーがあるとしたとき
の上位桁側の演算器、反転器８１，８２および８
３はそれぞれ演算器７１，７２，７３の出力の補
数をとる反転器、０検出回路１３１および１３２
はそれぞれ前もつて下位桁からのキヤリーがない
として演算した場合および前もつてキヤリーがあ
るとして演算した場合の演算結果の補数をとつた
ものについて全て“０”かを検出する回路、０検
出回路１４１および１４２は前記前もつてキヤリ
ーがあるとした場合と、ないとした場合の演算結
果について全て“０”かを検出する回路また切替
器７４，７５，７６，１３３および１４３はそれ
ぞれ下位桁からのキヤリー7100がある場合に、前
もつてキヤリーがあるとして演算した方の側の各
演算結果を選択して出力し、キヤリー7100がない
場合に前もつてキヤリーがないとして演算した方
の側の各演算結果を選択して出力する選択回路で
ある。

この第２図に示した部分の動作は、以下の説明
と第１図を参照することにより容易に理解される
であろう。

なお、以上の例では、演算すべきデータの全ビ
ツト幅を２等分し、上位桁側については下位桁か
らのキヤリーがある場合とない場合とを前もつて
平行に演算するようにしたが、このかわりに、更
に分割数を多くして、最下位桁以外については、
下位桁からのキヤリーがある場合とない場合とに
ついて前もつて平行して演算を行ない、最下位桁
側からのキヤリー出力によつてそれらの結果の中
から正しい組合せを選択するようにすることもで
きる。

発明の効果 以上説明したように、本発明は｜Ａ＋Ｂ｜また
は｜Ａ−Ｂ｜の演算と、演算結果が全て“０”で
あることを検出する動作とをオーバーラツプして
行なうことにより、絶対値演算の演算時間を短縮
できるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロツク構成
図、第２図は前記実施例の一部を詳細に説明する
ための一例のブロツク構成図、第３図は従来例を
示すブロツク図である。 １……第１オペランド格納レジスタ、２，８…
…反転器、３，９，１０，１５，１６……選択回
路、４……第２オペランド格納レジスタ、５……
演算指示格納フリツプフロツプ、６……キヤリー
入力“１”の演算器、７……キヤリー入力“０”
の演算器、１２，１３，１４……０検出回路、１
１……演算結果格納レジスタ、１７……０検出結
果格納フリツプフロツプ、７１，７２，７３……
演算器、８１，８２，８３……反転器、１３１，
１３２，１４１，１４２……０検出回路、７４，
７５，７６，１３３，１４３……選択回路。

Claims (1)

【特許請求の範囲】
1. １ 浮動小数点の演算を行なう機能を有する演算
   装置において、下位からのキヤリー入力“１”の
   演算を行ないこの演算結果に相当する値が全て
   “０”であることを検出する第１の検出回路と、
   下位からのキヤリー入力“０”の演算を行ないこ
   の演算結果に相当する値の各桁毎の補数が全て
   “０”であることを検出する第２の検出回路と、
   前記第１、第２の検出回路のいずれかの出力を前
   記演算結果により生ずるキヤリーに応答して選択
   するようにした第１の選択回路と、下位からのキ
   ヤリー入力“０”の演算を行ないこの演算結果に
   相当する値が全て“０”であることを検出する第
   ３の検出回路と、この第３の検出回路と前記第１
   の選択回路のいずれかの出力を演算指示信号に応
   答して選択するようにした第２の選択回路とを含
   むことを特徴とする演算装置。