JPH0797378B2 - 回路図発生方式 - Google Patents
回路図発生方式Info
- Publication number
- JPH0797378B2 JPH0797378B2 JP1040554A JP4055489A JPH0797378B2 JP H0797378 B2 JPH0797378 B2 JP H0797378B2 JP 1040554 A JP1040554 A JP 1040554A JP 4055489 A JP4055489 A JP 4055489A JP H0797378 B2 JPH0797378 B2 JP H0797378B2
- Authority
- JP
- Japan
- Prior art keywords
- symbol
- name
- determination unit
- signal name
- bundled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/10—Geometric CAD
- G06F30/18—Network design, e.g. design based on topological or interconnect aspects of utility systems, piping, heating ventilation air conditioning [HVAC] or cabling
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2111/00—Details relating to CAD techniques
- G06F2111/12—Symbolic schematics
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Analysis (AREA)
- Computational Mathematics (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Computer Hardware Design (AREA)
- Evolutionary Computation (AREA)
- General Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はCAD（Computer Aided Design）システムに関
し、特に判りやすい回路図を発生することができる回路
図発生方式に関する。
し、特に判りやすい回路図を発生することができる回路
図発生方式に関する。
論理接続情報に従って回路図を発生するということは従
来より行なわれており、従来は論理接続情報によって示
される全てのシンボルをそのまま回路図上に配置するよ
うにしている。
来より行なわれており、従来は論理接続情報によって示
される全てのシンボルをそのまま回路図上に配置するよ
うにしている。
従来は上述したように、論理接続情報によって示される
シンボルをそのまま回路図上に配置するようにしている
ため、複雑な回路図を発生する場合、回路図のシート数
が増え、回路図が判りにくいものとなってしまうという
問題があった。
シンボルをそのまま回路図上に配置するようにしている
ため、複雑な回路図を発生する場合、回路図のシート数
が増え、回路図が判りにくいものとなってしまうという
問題があった。
本発明は前述の如き問題点を解決したものであり、その
目的は判りやすい回路図を発生することができる回路図
発生方式を提供することにある。
目的は判りやすい回路図を発生することができる回路図
発生方式を提供することにある。
本発明は上記目的を達成するため、 論理接続情報に従って回路図を発生する回路図発生方式
に於いて、 シンボルをユニークに区別するための名前であるシンボ
ルタグとピン名と当該シンボルの種類名と接続信号名と
から構成される要素の集合によって回路図を表現した論
理接続情報に基づいて、各シンボルの各ピン対応の接続
信号名の内、束信号名で置換えることができる接続信号
名を束信号名に置換える束信号名判定部と、 該束信号名判定部で置換えの済んだ同一のシンボル種類
名を有するシンボル群それぞれに対して、全てのピン対
応の接続信号名或いは束信号名が同一のシンボル同士を
組にする束シンボル判定部と、 該束シンボル判定部の処理結果と前記論理接続情報とに
基づいて回路図を発生する配置・配線部とを含み、 該配置・配線部は前記束シンボル判定部で組にされた複
数のシンボルを１つの束シンボルに統合して配置し、且
つ、該束シンボル上に、統合したシンボルのシンボル種
類名とシンボルタグとを表示する。
に於いて、 シンボルをユニークに区別するための名前であるシンボ
ルタグとピン名と当該シンボルの種類名と接続信号名と
から構成される要素の集合によって回路図を表現した論
理接続情報に基づいて、各シンボルの各ピン対応の接続
信号名の内、束信号名で置換えることができる接続信号
名を束信号名に置換える束信号名判定部と、 該束信号名判定部で置換えの済んだ同一のシンボル種類
名を有するシンボル群それぞれに対して、全てのピン対
応の接続信号名或いは束信号名が同一のシンボル同士を
組にする束シンボル判定部と、 該束シンボル判定部の処理結果と前記論理接続情報とに
基づいて回路図を発生する配置・配線部とを含み、 該配置・配線部は前記束シンボル判定部で組にされた複
数のシンボルを１つの束シンボルに統合して配置し、且
つ、該束シンボル上に、統合したシンボルのシンボル種
類名とシンボルタグとを表示する。
束信号名判定部は各シンボルの各ピン対応の接続信号名
の内、束信号名で置換えることができる接続信号名を束
信号名に置換える。束シンボル判定部は束信号名判定部
で置換えの済んだ同一シンボル種類名を有するシンボル
群のそれぞれに対して全てのピン対応の接続信号名或い
は束信号名が同一のシンボル同士を組にする。配置・配
線部は回路図を発生させる際、束シンボル判定部で組に
された複数のシンボルを１つの束シンボルに統合して配
置し、且つ、該束シンボル上に、統合したシンボルのシ
ンボル種類名とシンボルタグとを表示する。
の内、束信号名で置換えることができる接続信号名を束
信号名に置換える。束シンボル判定部は束信号名判定部
で置換えの済んだ同一シンボル種類名を有するシンボル
群のそれぞれに対して全てのピン対応の接続信号名或い
は束信号名が同一のシンボル同士を組にする。配置・配
線部は回路図を発生させる際、束シンボル判定部で組に
された複数のシンボルを１つの束シンボルに統合して配
置し、且つ、該束シンボル上に、統合したシンボルのシ
ンボル種類名とシンボルタグとを表示する。
次に本発明の実施例について図面を参照して詳細に説明
する。
する。
第１図は本発明の実施例のブロック図であり、論理接続
情報記憶部１と、束シンボル判定部２と、束信号名判定
部３と、束信号ルール記憶部４と、配置・配線部５とか
ら構成されている。
情報記憶部１と、束シンボル判定部２と、束信号名判定
部３と、束信号ルール記憶部４と、配置・配線部５とか
ら構成されている。
第２図は論理接続情報記憶部１の記憶項目を示した図で
あり、シンボルをユニークに区別するための名前である
シンボルタグと、ピン名と、シンボル種類名と、接続信
号名とが記憶される。
あり、シンボルをユニークに区別するための名前である
シンボルタグと、ピン名と、シンボル種類名と、接続信
号名とが記憶される。
第３図は論理接続情報記憶部１の内容例を示した図であ
り、第４図の回路図を表している。接続信号名は代表信
号名とビット番号とから構成され、両者はデリミッタ
“（”により区別することができるようになっている。
即ち、デリミッタ“（”よりも前の部分が代表信号名、
デリミッタ“（”よりも後の部分がビット番号になって
いる。例えば、Ａ（３）ならばＡが代表信号名であり、
３がビット番号である。第５図は第４図に示した回路図
に於けるシンボルタグ，シンボル種類，ピン名及び接続
信号名の配置位置を示した図であり、シンボルタグは
（ａ）に示す位置に配置され、シンボル種類名は（ｂ）
に示す位置に、ピン名は（ｃ）に示す位置に、接続信号
名は（ｄ）に示す位置に配置される。
り、第４図の回路図を表している。接続信号名は代表信
号名とビット番号とから構成され、両者はデリミッタ
“（”により区別することができるようになっている。
即ち、デリミッタ“（”よりも前の部分が代表信号名、
デリミッタ“（”よりも後の部分がビット番号になって
いる。例えば、Ａ（３）ならばＡが代表信号名であり、
３がビット番号である。第５図は第４図に示した回路図
に於けるシンボルタグ，シンボル種類，ピン名及び接続
信号名の配置位置を示した図であり、シンボルタグは
（ａ）に示す位置に配置され、シンボル種類名は（ｂ）
に示す位置に、ピン名は（ｃ）に示す位置に、接続信号
名は（ｄ）に示す位置に配置される。
第６図は束信号ルール記憶部４の記憶項目を示した図で
あり、ルール種類名と、ルールデータとが記憶されてい
る。
あり、ルール種類名と、ルールデータとが記憶されてい
る。
第７図は束信号ルール記憶部４の記憶内容の一例を示し
た図であり、代表信号名とビット番号とを分離するデリ
ミッタであることを示すルール種類名DELとその実デー
タ“（”とが対応して格納されていると共に、ビット番
号データであることを示すルール種類名BDATAとその実
データ1,2,…,9,0,Pとが対応して格納されている。
た図であり、代表信号名とビット番号とを分離するデリ
ミッタであることを示すルール種類名DELとその実デー
タ“（”とが対応して格納されていると共に、ビット番
号データであることを示すルール種類名BDATAとその実
データ1,2,…,9,0,Pとが対応して格納されている。
第８図は束シンボル判定部２の処理例を示す流れ図、第
９図は束信号名判定部３の処理例を示す流れ図であり、
以下各図を参照して本実施例の動作を説明する。
９図は束信号名判定部３の処理例を示す流れ図であり、
以下各図を参照して本実施例の動作を説明する。
束シンボル判定部２は処理の開始を指示されると、先
ず、第８図の流れ図に示すように、変数n,mに「１」を
セットし（ステップS81,S82）、次いで、第ｎ番目のシ
ンボル種類名が与えられている全てのシンボルのシンボ
ルタグと、第ｎ番目のシンボル種類名が与えられている
シンボルの第ｍ番目のピン対応の接続信号名とを論理接
続情報記憶部１から取り出し、取り出したシンボルタグ
とそれに接続されている信号の接続信号名とを対応させ
たものをグループとして束信号名判定部３に渡す（ステ
ップS83）。束シンボル判定部２は第ｎ番目のシンボル
種類名を有するシンボルの全てのピンについてステップ
S83の処理を行なうと（ステップS84,S85）、ステップS8
6の処理を行なう。
ず、第８図の流れ図に示すように、変数n,mに「１」を
セットし（ステップS81,S82）、次いで、第ｎ番目のシ
ンボル種類名が与えられている全てのシンボルのシンボ
ルタグと、第ｎ番目のシンボル種類名が与えられている
シンボルの第ｍ番目のピン対応の接続信号名とを論理接
続情報記憶部１から取り出し、取り出したシンボルタグ
とそれに接続されている信号の接続信号名とを対応させ
たものをグループとして束信号名判定部３に渡す（ステ
ップS83）。束シンボル判定部２は第ｎ番目のシンボル
種類名を有するシンボルの全てのピンについてステップ
S83の処理を行なうと（ステップS84,S85）、ステップS8
6の処理を行なう。
今、例えば、論理接続情報記憶部１の記憶内容が第３図
に示すものであり、第ｎ番目のシンボル種類名がCONで
あったとすると、束シンボル判定部２はｍ＝１となるこ
とにより、第10図（ａ）に示すように、シンボルダグT0
1,T02,T03と接続信号名Ａ（１）,A（２）,A（３）とを
それぞれ対応させたものをグループとして束信号名判定
部３に渡し、その後、ステップS86の処理を行なう。ま
た、第ｎ番目のシンボル種類名がSS1であったとする
と、束シンボル判定部２はｍ＝１となることにより、第
10図（ｂ）に示すように、シンボルダグS01,S02,S03と
接続信号名Ａ（１）,A（２）,A（３）とをそれぞれ対応
させたものをグループとして束信号名判定部３に渡し、
ｍ＝２となることにより、同図（ｃ）に示すように、シ
ンボルタグS01,S02,S03と接続信号名Ｂ（１）,B（２）,
C（２）とを対応させたものをグループとして束信号名
判定部３に渡し、ｍ＝３となることにより同図（ｄ）に
示すように、シンボルタグS01,S02に接続信号名Ｃ
（１）を対応させたもの及びシンボルタグS03をグルー
プとして束信号名判定部３に渡し、その後、ステップS8
6の処理を行なう。また、更に、第ｎ番目のシンボル種
類名がSS2であったとすると、束シンボル判定部２はｍ
＝１となることにより、第10図（ｅ）に示すようにシン
ボルタグS04,S05と接続信号名Ｂ（１）,B（２）とをそ
れぞれ対応させたものをグループとして束信号名判定部
３に渡し、ｍ＝２となることにより、同図（ｆ）に示す
ようにシンボルタグS04,S05と接続信号名Ｃ（１）,C
（２）とをそれぞれ対応させたものをグループとして束
信号名判定部３に渡し、その後ステップS86の処理を行
なう。
に示すものであり、第ｎ番目のシンボル種類名がCONで
あったとすると、束シンボル判定部２はｍ＝１となるこ
とにより、第10図（ａ）に示すように、シンボルダグT0
1,T02,T03と接続信号名Ａ（１）,A（２）,A（３）とを
それぞれ対応させたものをグループとして束信号名判定
部３に渡し、その後、ステップS86の処理を行なう。ま
た、第ｎ番目のシンボル種類名がSS1であったとする
と、束シンボル判定部２はｍ＝１となることにより、第
10図（ｂ）に示すように、シンボルダグS01,S02,S03と
接続信号名Ａ（１）,A（２）,A（３）とをそれぞれ対応
させたものをグループとして束信号名判定部３に渡し、
ｍ＝２となることにより、同図（ｃ）に示すように、シ
ンボルタグS01,S02,S03と接続信号名Ｂ（１）,B（２）,
C（２）とを対応させたものをグループとして束信号名
判定部３に渡し、ｍ＝３となることにより同図（ｄ）に
示すように、シンボルタグS01,S02に接続信号名Ｃ
（１）を対応させたもの及びシンボルタグS03をグルー
プとして束信号名判定部３に渡し、その後、ステップS8
6の処理を行なう。また、更に、第ｎ番目のシンボル種
類名がSS2であったとすると、束シンボル判定部２はｍ
＝１となることにより、第10図（ｅ）に示すようにシン
ボルタグS04,S05と接続信号名Ｂ（１）,B（２）とをそ
れぞれ対応させたものをグループとして束信号名判定部
３に渡し、ｍ＝２となることにより、同図（ｆ）に示す
ようにシンボルタグS04,S05と接続信号名Ｃ（１）,C
（２）とをそれぞれ対応させたものをグループとして束
信号名判定部３に渡し、その後ステップS86の処理を行
なう。
束信号名判定部３は束シンボル判定部２から第ｎ番目の
シンボル種類名の第ｍ番目のピンについてのシンボルタ
グ及び接続信号名を含むグループが渡されると、第９図
の流れ図に示す処理を開始する。先ず、束信号名判定部
３は束信号ルール記憶部４を参照し、ルール種類名DEL
に対応して格納されているデリミッタ“（”に従って束
シンボル判定部２から渡されたグループに含まれている
全ての接続信号名の代表信号名とビット番号とを認識す
る（ステップS91,S92）。次いで、束信号名判定部３は
デリミッタよりも前の部分、即ち、代表信号名が同一値
である接続信号名及びそれに対応するシンボルタグを同
一サブグループにする（ステップS93）。今、例えば、
第10図（ａ）に示したシンボルタグT01,T02,T03及び接
続信号名Ａ（１）,A（２）,A（３）を含むグループが束
シンボル判定部２から渡されたとすると、束信号名判定
部３はそれらを同一サブグループにし、同図（ｃ）に示
したシンボルタグS01,S02,S03及び接続信号名Ｂ（１）,
B（２）,C（２）を含むグループが渡されたとすると、
接続信号名Ｂ（１）,B（２）とそれに対応するシンボル
タグS01,S02とを１つのサブグループにし、接続信号名
Ｃ（２）とそれに対応するシンボルタグS03とを別のサ
ブグループにすることになる。
シンボル種類名の第ｍ番目のピンについてのシンボルタ
グ及び接続信号名を含むグループが渡されると、第９図
の流れ図に示す処理を開始する。先ず、束信号名判定部
３は束信号ルール記憶部４を参照し、ルール種類名DEL
に対応して格納されているデリミッタ“（”に従って束
シンボル判定部２から渡されたグループに含まれている
全ての接続信号名の代表信号名とビット番号とを認識す
る（ステップS91,S92）。次いで、束信号名判定部３は
デリミッタよりも前の部分、即ち、代表信号名が同一値
である接続信号名及びそれに対応するシンボルタグを同
一サブグループにする（ステップS93）。今、例えば、
第10図（ａ）に示したシンボルタグT01,T02,T03及び接
続信号名Ａ（１）,A（２）,A（３）を含むグループが束
シンボル判定部２から渡されたとすると、束信号名判定
部３はそれらを同一サブグループにし、同図（ｃ）に示
したシンボルタグS01,S02,S03及び接続信号名Ｂ（１）,
B（２）,C（２）を含むグループが渡されたとすると、
接続信号名Ｂ（１）,B（２）とそれに対応するシンボル
タグS01,S02とを１つのサブグループにし、接続信号名
Ｃ（２）とそれに対応するシンボルタグS03とを別のサ
ブグループにすることになる。
次いで、束信号名判定部３はステップS93で同一サブグ
ループにした接続信号名の中に、デリミッタ“（”より
も後の部分にビット番号データ以外の接続信号名がある
場合は、上記信号名とそれに対応するシンボルタグとを
別のサブグループとし（ステップS94）、その後、各サ
ブグループそれぞれについて、接続信号名を束信号名に
置換えることができるサブグループ（複数の接続信号名
を含むサブグループ）は置換えを行なった後、置換えの
できないサブグループ（接続信号名を１つしか含まない
サブグループ）はそのまま束シンボル判定部２に渡す
（ステップS95）。本実施例では束信号名はα（β）の
形式を有し、αにはサブグループ内の接続信号名に与え
られている代表信号名が与えられ、βにはサブグループ
内の接続信号名に与えられているビット番号を示す情報
が与えられるものとする。例えばサブグループに含まれ
ている接続信号がＡ（１）,A（２）,A（３）であるとす
ると、束信号名は例えばＡ（１−３）となり、Ａ
（１）,A（３）であるとすると、例えばＡ（1,3）とな
る。従って、第10図（ａ）に示したシンボルタグT01,T0
2,T03及び接続信号名Ａ（１）,A（２）,A（３）を含む
グループが束シンボル判定部２から渡された場合は束信
号名判定部３は束信号Ａ（１−３）とシンボルT01,T02,
T03とを対応させた同図（a1）に示すサブグループを束
シンボル判定部２に出力し、同図（ｃ）に示したシンボ
ルタグS01,S02,S03及び接続信号名Ｂ（１）,B（２）,C
（２）を含むグループが渡された場合は、シンボルタグ
S01,S02と束信号名Ｂ（１−２）とを対応させた同図（c
1）に示すサブグループと、シンボルタグS03と接続信号
名Ｃ（２）とを対応させた同図（c2）に示すサブグルー
プとを出力することになる。
ループにした接続信号名の中に、デリミッタ“（”より
も後の部分にビット番号データ以外の接続信号名がある
場合は、上記信号名とそれに対応するシンボルタグとを
別のサブグループとし（ステップS94）、その後、各サ
ブグループそれぞれについて、接続信号名を束信号名に
置換えることができるサブグループ（複数の接続信号名
を含むサブグループ）は置換えを行なった後、置換えの
できないサブグループ（接続信号名を１つしか含まない
サブグループ）はそのまま束シンボル判定部２に渡す
（ステップS95）。本実施例では束信号名はα（β）の
形式を有し、αにはサブグループ内の接続信号名に与え
られている代表信号名が与えられ、βにはサブグループ
内の接続信号名に与えられているビット番号を示す情報
が与えられるものとする。例えばサブグループに含まれ
ている接続信号がＡ（１）,A（２）,A（３）であるとす
ると、束信号名は例えばＡ（１−３）となり、Ａ
（１）,A（３）であるとすると、例えばＡ（1,3）とな
る。従って、第10図（ａ）に示したシンボルタグT01,T0
2,T03及び接続信号名Ａ（１）,A（２）,A（３）を含む
グループが束シンボル判定部２から渡された場合は束信
号名判定部３は束信号Ａ（１−３）とシンボルT01,T02,
T03とを対応させた同図（a1）に示すサブグループを束
シンボル判定部２に出力し、同図（ｃ）に示したシンボ
ルタグS01,S02,S03及び接続信号名Ｂ（１）,B（２）,C
（２）を含むグループが渡された場合は、シンボルタグ
S01,S02と束信号名Ｂ（１−２）とを対応させた同図（c
1）に示すサブグループと、シンボルタグS03と接続信号
名Ｃ（２）とを対応させた同図（c2）に示すサブグルー
プとを出力することになる。
束シンボル判定部２は束信号名判定部３から第ｎ番目の
シンボル種類名についてのサブグループが全て渡される
と、第ｎ番目のシンボル種類名が与えられているシンボ
ルの各ピンに対するグループに含まれているサブグルー
プの内から、それに含まれているシンボルタグの数が複
数であって、且つそれに含まれているシンボルタグを全
て含むサブグループが他の全てのグループに含まれてい
るものを探し出し、そのサブグループに含まれているシ
ンボルタグを組にして配置・配線部５に渡す（ステップ
S86）。例えば、第10図（a1）に示したシンボル種類名C
ONについてのサブグループが束信号名判定部３から加え
られた場合は束シンボル判定部２はシンボルタグT01,T0
2,T03を配置・配線部５に加え、同図（b1），（c1），
（c2），（d1），（d2）に示したシンボル種類名SS1に
ついてのサブグループが加えられた場合は同図（c1），
（d1）に示したサブグループのみが条件を満たしている
ので、シンボルタグS01,S02を配置・配線部５に加える
ことになる。
シンボル種類名についてのサブグループが全て渡される
と、第ｎ番目のシンボル種類名が与えられているシンボ
ルの各ピンに対するグループに含まれているサブグルー
プの内から、それに含まれているシンボルタグの数が複
数であって、且つそれに含まれているシンボルタグを全
て含むサブグループが他の全てのグループに含まれてい
るものを探し出し、そのサブグループに含まれているシ
ンボルタグを組にして配置・配線部５に渡す（ステップ
S86）。例えば、第10図（a1）に示したシンボル種類名C
ONについてのサブグループが束信号名判定部３から加え
られた場合は束シンボル判定部２はシンボルタグT01,T0
2,T03を配置・配線部５に加え、同図（b1），（c1），
（c2），（d1），（d2）に示したシンボル種類名SS1に
ついてのサブグループが加えられた場合は同図（c1），
（d1）に示したサブグループのみが条件を満たしている
ので、シンボルタグS01,S02を配置・配線部５に加える
ことになる。
次のステップS87では束シンボル判定部２は束シンボル
（複数のシンボルを１個のシンボルで表したもの）の各
ピン対応の束信号名，接続信号名を配置・配線部５に加
える。ステップS87の処理を更に具体的に説明すると、
第ｎ番目のシンボル種類名が与えられているシンボルの
各ピン対応のグループ毎に、各グループに含まれている
接続信号名の中から束シンボルにするシンボルタグと対
応している接続信号名を探し出し、探し出した接続信号
名が複数あるグループについては探し出した複数の接続
信号名を束信号名の形式に変換してそのグループ対応の
ピン名と共に配置・配線部５へ渡し、探し出した接続信
号名が１個であるグループについては探し出した接続信
号名とそのグループ対応のピン名とを配置・配線部５へ
加えるものである。
（複数のシンボルを１個のシンボルで表したもの）の各
ピン対応の束信号名，接続信号名を配置・配線部５に加
える。ステップS87の処理を更に具体的に説明すると、
第ｎ番目のシンボル種類名が与えられているシンボルの
各ピン対応のグループ毎に、各グループに含まれている
接続信号名の中から束シンボルにするシンボルタグと対
応している接続信号名を探し出し、探し出した接続信号
名が複数あるグループについては探し出した複数の接続
信号名を束信号名の形式に変換してそのグループ対応の
ピン名と共に配置・配線部５へ渡し、探し出した接続信
号名が１個であるグループについては探し出した接続信
号名とそのグループ対応のピン名とを配置・配線部５へ
加えるものである。
次いで、束シンボル判定部２は変数ｎを＋１し（ステッ
プS88）、その値が全シンボル種類数以下の場合はステ
ップS82の処理に戻り、そうでない場合は処理を終了す
る（ステップS89）。
プS88）、その値が全シンボル種類数以下の場合はステ
ップS82の処理に戻り、そうでない場合は処理を終了す
る（ステップS89）。
配置・配線部５は束シンボル判定部２から送られてきた
情報と論理接続情報記憶部１に格納されている論理接続
情報とに基づいて回路図を発生させる。その際、配置・
配線部５は束シンボル判定部２から組にして送られてき
たシンボルタグ対応のシンボルを同一位置に配置する。
これにより、第11図に示すような回路図を発生すること
ができる。尚、第11図の回路図中のシンボル内の記号で
あって、第12図の（ａ）に示す位置のものは束シンボル
にしたシンボルの内の最初のシンボルに与えられている
シンボルタグであり、（ｂ）に示す位置のものは束シン
ボルにしたシンボルの内の最後のシンボルに与えられて
いるシンボルタグであり、（ｃ）に示す位置のものはシ
ンボル種類である。
情報と論理接続情報記憶部１に格納されている論理接続
情報とに基づいて回路図を発生させる。その際、配置・
配線部５は束シンボル判定部２から組にして送られてき
たシンボルタグ対応のシンボルを同一位置に配置する。
これにより、第11図に示すような回路図を発生すること
ができる。尚、第11図の回路図中のシンボル内の記号で
あって、第12図の（ａ）に示す位置のものは束シンボル
にしたシンボルの内の最初のシンボルに与えられている
シンボルタグであり、（ｂ）に示す位置のものは束シン
ボルにしたシンボルの内の最後のシンボルに与えられて
いるシンボルタグであり、（ｃ）に示す位置のものはシ
ンボル種類である。
以上説明したように、本発明は各シンボルの各ピンに接
続される接続信号の接続信号名を束信号名で置換えるこ
とができるものは束信号名で置換え、その後、同一のシ
ンボル種類名を有するシンボルであって全てのピンに接
続されている接続信号名或いは束信号名が同一のシンボ
ル同士を組にし、回路図を発生させる際、組にしたシン
ボルを束シンボルにするようにしたものであり、同一の
シンボル種類であって接続される信号の信号名が同一の
シンボルを一つの束シンボルで表した回路図を発生する
ことができるので、シート数の少ない見やすい回路図を
発生することができる効果がある。また、束シンボル上
に、統合したシンボルのシンボル種類名とシンボルタグ
とを表示したので、論理接続情報によって示される全て
のシンボルをそのまま回路図上に配置した場合と同様
に、論理接続情報において定義されたシンボルタグと束
シンボルとの関係を回路図上で把握することができる。
続される接続信号の接続信号名を束信号名で置換えるこ
とができるものは束信号名で置換え、その後、同一のシ
ンボル種類名を有するシンボルであって全てのピンに接
続されている接続信号名或いは束信号名が同一のシンボ
ル同士を組にし、回路図を発生させる際、組にしたシン
ボルを束シンボルにするようにしたものであり、同一の
シンボル種類であって接続される信号の信号名が同一の
シンボルを一つの束シンボルで表した回路図を発生する
ことができるので、シート数の少ない見やすい回路図を
発生することができる効果がある。また、束シンボル上
に、統合したシンボルのシンボル種類名とシンボルタグ
とを表示したので、論理接続情報によって示される全て
のシンボルをそのまま回路図上に配置した場合と同様
に、論理接続情報において定義されたシンボルタグと束
シンボルとの関係を回路図上で把握することができる。
第１図は本発明の実施例のブロック図、 第２図は論理接続情報記憶部１の記憶項目を示した図、 第３図は論理接続情報記憶部１の内容例を示した図、 第４図は回路図の一例を示した図、 第５図は第４図中に記述された記号を説明する為の図、 第６図は束信号ルール記憶部４の記憶項目を示す図、 第７図は束信号ルール記憶部４の内容例を示す図、 第８図は束シンボル判定部２の処理例を示す流れ図、 第９図は束信号名判定部３の処理例を示す流れ図、 第10図は束信号名判定部３の動作説明図、 第11図は本発明により発生した回路図の一例を示した図
及び、 第12図は第11図中に記述された記号を説明するための図
である。 図に於いて、１……論理接続情報記憶部、２……束シン
ボル判定部、３……束信号名判定部、４……束信号ルー
ル記憶部、５……配置・配線部。
及び、 第12図は第11図中に記述された記号を説明するための図
である。 図に於いて、１……論理接続情報記憶部、２……束シン
ボル判定部、３……束信号名判定部、４……束信号ルー
ル記憶部、５……配置・配線部。
Claims (1)
- 【請求項１】論理接続情報に従って回路図を発生する回
路図発生方式に於いて、 シンボルをユニークに区別するための名前であるシンボ
ルタグとピン名と当該シンボルの種類名と接続信号名と
から構成される要素の集合によって回路図を表現した論
理接続情報に基づいて、各シンボルの各ピン対応の接続
信号名の内、束信号名で置換えることができる接続信号
名を束信号名に置換える束信号名判定部と、 該束信号名判定部で置換えの済んだ同一のシンボル種類
名を有するシンボル群それぞれに対して、全てのピン対
応の接続信号名或いは束信号名が同一のシンボル同士を
組にする束シンボル判定部と、 該束シンボル判定部の処理結果と前記論理接続情報とに
基づいて回路図を発生する配置・配線部とを含み、 該配置・配線部は前記束シンボル判定部で組にされた複
数のシンボルを１つの束シンボルに統合して配置し、且
つ、該束シンボル上に、統合したシンボルのシンボル種
類名とシンボルタグとを表示することを特徴とする回路
図発生方式。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1040554A JPH0797378B2 (ja) | 1989-02-21 | 1989-02-21 | 回路図発生方式 |
| US07/482,956 US5164908A (en) | 1989-02-21 | 1990-02-21 | CAD system for generating a schematic diagram of identifier sets connected by signal bundle names |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1040554A JPH0797378B2 (ja) | 1989-02-21 | 1989-02-21 | 回路図発生方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02219178A JPH02219178A (ja) | 1990-08-31 |
| JPH0797378B2 true JPH0797378B2 (ja) | 1995-10-18 |
Family
ID=12583669
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1040554A Expired - Lifetime JPH0797378B2 (ja) | 1989-02-21 | 1989-02-21 | 回路図発生方式 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5164908A (ja) |
| JP (1) | JPH0797378B2 (ja) |
Families Citing this family (60)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5557531A (en) * | 1990-04-06 | 1996-09-17 | Lsi Logic Corporation | Method and system for creating and validating low level structural description of electronic design from higher level, behavior-oriented description, including estimating power dissipation of physical implementation |
| US5544067A (en) * | 1990-04-06 | 1996-08-06 | Lsi Logic Corporation | Method and system for creating, deriving and validating structural description of electronic system from higher level, behavior-oriented description, including interactive schematic design and simulation |
| US5572436A (en) * | 1990-04-06 | 1996-11-05 | Lsi Logic Corporation | Method and system for creating and validating low level description of electronic design |
| US5541849A (en) * | 1990-04-06 | 1996-07-30 | Lsi Logic Corporation | Method and system for creating and validating low level description of electronic design from higher level, behavior-oriented description, including estimation and comparison of timing parameters |
| US5553002A (en) * | 1990-04-06 | 1996-09-03 | Lsi Logic Corporation | Method and system for creating and validating low level description of electronic design from higher level, behavior-oriented description, using milestone matrix incorporated into user-interface |
| US5555201A (en) * | 1990-04-06 | 1996-09-10 | Lsi Logic Corporation | Method and system for creating and validating low level description of electronic design from higher level, behavior-oriented description, including interactive system for hierarchical display of control and dataflow information |
| US5867399A (en) * | 1990-04-06 | 1999-02-02 | Lsi Logic Corporation | System and method for creating and validating structural description of electronic system from higher-level and behavior-oriented description |
| US5572437A (en) * | 1990-04-06 | 1996-11-05 | Lsi Logic Corporation | Method and system for creating and verifying structural logic model of electronic design from behavioral description, including generation of logic and timing models |
| US5598344A (en) * | 1990-04-06 | 1997-01-28 | Lsi Logic Corporation | Method and system for creating, validating, and scaling structural description of electronic device |
| US5623418A (en) * | 1990-04-06 | 1997-04-22 | Lsi Logic Corporation | System and method for creating and validating structural description of electronic system |
| US5544066A (en) * | 1990-04-06 | 1996-08-06 | Lsi Logic Corporation | Method and system for creating and validating low level description of electronic design from higher level, behavior-oriented description, including estimation and comparison of low-level design constraints |
| US5870308A (en) * | 1990-04-06 | 1999-02-09 | Lsi Logic Corporation | Method and system for creating and validating low-level description of electronic design |
| US5222030A (en) * | 1990-04-06 | 1993-06-22 | Lsi Logic Corporation | Methodology for deriving executable low-level structural descriptions and valid physical implementations of circuits and systems from high-level semantic specifications and descriptions thereof |
| US5249133A (en) * | 1991-04-10 | 1993-09-28 | Sun Microsystems, Inc. | Method for the hierarchical comparison of schematics and layouts of electronic components |
| US5297053A (en) * | 1991-06-04 | 1994-03-22 | Computervision Corporation | Method and apparatus for deferred package assignment for components of an electronic circuit for a printed circuit board |
| US5473546A (en) * | 1991-06-12 | 1995-12-05 | Lsi Logic Corporation | Method for flattening hierarchical design descriptions |
| US5331568A (en) * | 1991-06-18 | 1994-07-19 | Microelectronics & Computer Technology Corporation | Apparatus and method for determining sequential hardware equivalence |
| US5315534A (en) * | 1991-06-25 | 1994-05-24 | Unisys Corporation | Computer process for interconnecting logic circuits utilizing softwire statements |
| US5526517A (en) * | 1992-05-15 | 1996-06-11 | Lsi Logic Corporation | Concurrently operating design tools in an electronic computer aided design system |
| US5519630A (en) * | 1993-03-22 | 1996-05-21 | Matsushita Electric Industrial Co., Ltd. | LSI automated design system |
| US5581473A (en) * | 1993-06-30 | 1996-12-03 | Sun Microsystems, Inc. | Method and apparatus for managing timing requirement specifications and confirmations and generating timing models and constraints for a VLSI circuit |
| JP2856640B2 (ja) * | 1993-07-08 | 1999-02-10 | 株式会社日立製作所 | 論理回路図エディタシステム |
| JP2804224B2 (ja) * | 1993-09-30 | 1998-09-24 | 日立ソフトウエアエンジニアリング株式会社 | ネットワーク図描画方法およびシステム |
| US5515293A (en) * | 1993-12-22 | 1996-05-07 | Vlsi Technology, Inc. | Method and apparatus for generating a linked data structure for integrated circuit layout |
| JPH07334562A (ja) * | 1994-06-08 | 1995-12-22 | Nec Corp | 回路図発生システム |
| US5625565A (en) * | 1994-09-09 | 1997-04-29 | Cadence Design Systems, Inc. | System and method for generating a template for functional logic symbols |
| US5805861A (en) * | 1995-08-29 | 1998-09-08 | Unisys Corporation | Method of stabilizing component and net names of integrated circuits in electronic design automation systems |
| US5757655A (en) * | 1996-08-26 | 1998-05-26 | Micron Technology, Inc. | Method and system for producing dynamic property forms and compacting property databases |
| US5987458A (en) * | 1996-09-26 | 1999-11-16 | Lockheed Martin Corporation | Automated cable schematic generation |
| US5960184A (en) * | 1996-11-19 | 1999-09-28 | Unisys Corporation | Method and apparatus for providing optimization parameters to a logic optimizer tool |
| US5956256A (en) * | 1996-11-19 | 1999-09-21 | Unisys Corporation | Method and apparatus for optimizing a circuit design having multi-paths therein |
| US5864487A (en) * | 1996-11-19 | 1999-01-26 | Unisys Corporation | Method and apparatus for identifying gated clocks within a circuit design using a standard optimization tool |
| US6026220A (en) * | 1996-11-19 | 2000-02-15 | Unisys Corporation | Method and apparatus for incremntally optimizing a circuit design |
| US5980092A (en) * | 1996-11-19 | 1999-11-09 | Unisys Corporation | Method and apparatus for optimizing a gated clock structure using a standard optimization tool |
| US5802075A (en) * | 1997-01-16 | 1998-09-01 | Unisys Corporation | Distributed test pattern generation |
| US5912820A (en) * | 1997-01-22 | 1999-06-15 | Unisys Corporation | Method and apparatus for distributing a clock tree within a hierarchical circuit design |
| US6708144B1 (en) | 1997-01-27 | 2004-03-16 | Unisys Corporation | Spreadsheet driven I/O buffer synthesis process |
| US6516456B1 (en) | 1997-01-27 | 2003-02-04 | Unisys Corporation | Method and apparatus for selectively viewing nets within a database editor tool |
| US6910200B1 (en) | 1997-01-27 | 2005-06-21 | Unisys Corporation | Method and apparatus for associating selected circuit instances and for performing a group operation thereon |
| US6754879B1 (en) | 1997-01-27 | 2004-06-22 | Unisys Corporation | Method and apparatus for providing modularity to a behavioral description of a circuit design |
| US7076410B1 (en) | 1997-01-27 | 2006-07-11 | Unisys Corporation | Method and apparatus for efficiently viewing a number of selected components using a database editor tool |
| US6684376B1 (en) | 1997-01-27 | 2004-01-27 | Unisys Corporation | Method and apparatus for selecting components within a circuit design database |
| US6701289B1 (en) | 1997-01-27 | 2004-03-02 | Unisys Corporation | Method and apparatus for using a placement tool to manipulate cell substitution lists |
| US6718520B1 (en) | 1997-01-27 | 2004-04-06 | Unisys Corporation | Method and apparatus for selectively providing hierarchy to a circuit design |
| US6467076B1 (en) * | 1999-04-30 | 2002-10-15 | Nicolas Bailey Cobb | Method and apparatus for submicron IC design |
| US6889370B1 (en) * | 2000-06-20 | 2005-05-03 | Unisys Corporation | Method and apparatus for selecting and aligning cells using a placement tool |
| US6546532B1 (en) | 2000-06-20 | 2003-04-08 | Unisys Corporation | Method and apparatus for traversing and placing cells using a placement tool |
| JP2002230061A (ja) | 2001-01-30 | 2002-08-16 | Matsushita Electric Ind Co Ltd | 半導体回路接続データベース及びこれを用いた半導体回路設計方法 |
| JP2006059102A (ja) * | 2004-08-19 | 2006-03-02 | Fujitsu Ltd | Ｃａｄ装置、シンボル作成装置、ｃａｄプログラム、およびシンボル作成プログラム |
| US8201136B2 (en) * | 2006-12-07 | 2012-06-12 | Fujitsu Limited | CAD apparatus, method, and computer product for designing printed circuit board |
| US20080301600A1 (en) * | 2006-12-07 | 2008-12-04 | Fujitsu Limited | CAD apparatus and check support apparatus |
| US20080140323A1 (en) * | 2006-12-07 | 2008-06-12 | Fujitsu Limited | Check support apparatus and computer product |
| US20080141194A1 (en) * | 2006-12-07 | 2008-06-12 | Fujitsu Limited | Check support apparatus, method, and computer product |
| CN101196953A (zh) * | 2006-12-07 | 2008-06-11 | 富士通株式会社 | 用于设计印刷电路板的cad装置、方法和计算机产品 |
| JP4774376B2 (ja) * | 2007-02-20 | 2011-09-14 | 富士通株式会社 | 設計支援装置，設計支援プログラム及び同プログラムを記録したコンピュータ読取可能な記録媒体 |
| ATE522876T1 (de) * | 2008-01-31 | 2011-09-15 | Siemens Ag | Verfahren und system zur qualifizierung von cad- objekten |
| JP5239597B2 (ja) * | 2008-07-31 | 2013-07-17 | ソニー株式会社 | データ処理装置およびその方法、並びにプログラム |
| TW201205323A (en) * | 2010-07-22 | 2012-02-01 | Hon Hai Prec Ind Co Ltd | Printed circuit board layout system and method for of printed circuit board layout |
| US8589835B2 (en) * | 2012-01-17 | 2013-11-19 | Atrenta, Inc. | System and method for inferring higher level descriptions from RTL topology based on naming similarities and dependency |
| US8656335B2 (en) * | 2012-04-27 | 2014-02-18 | Atrenta, Inc. | System and methods for inferring higher level descriptions from RTL topology based on connectivity propagation |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| UST940020I4 (en) * | 1974-04-17 | 1975-11-04 | Automatic circuit generation process and apparatus | |
| US4813013A (en) * | 1984-03-01 | 1989-03-14 | The Cadware Group, Ltd. | Schematic diagram generating system using library of general purpose interactively selectable graphic primitives to create special applications icons |
| JPS62272367A (ja) * | 1986-05-21 | 1987-11-26 | Nec Corp | 多ビツト表現構造を有する論理回路図 |
| US4964056A (en) * | 1987-03-25 | 1990-10-16 | Hitachi, Ltd. | Automatic design system of logic circuit |
| JP2535976B2 (ja) * | 1987-11-17 | 1996-09-18 | 株式会社日立製作所 | 形態接続構成自動作成システム |
| JP2753263B2 (ja) * | 1988-05-13 | 1998-05-18 | 株式会社日立製作所 | 半導体集積回路の自動配線方法 |
-
1989
- 1989-02-21 JP JP1040554A patent/JPH0797378B2/ja not_active Expired - Lifetime
-
1990
- 1990-02-21 US US07/482,956 patent/US5164908A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02219178A (ja) | 1990-08-31 |
| US5164908A (en) | 1992-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0797378B2 (ja) | 回路図発生方式 | |
| US4053871A (en) | Method and system for the iterative and simultaneous comparison of data with a group of reference data items | |
| US4996665A (en) | Method and device for editing a document having a plurality of headings | |
| CN101385023B (zh) | 矢量图形文档中的列表检测 | |
| US11164402B2 (en) | Vehicle data stream displaying method and system, and vehicle diagnostic device | |
| JP2003044267A (ja) | データソート方法、データソート装置およびデータソートプログラム | |
| CN113434650A (zh) | 问答对扩展方法、装置、电子设备及可读存储介质 | |
| WO2020012579A1 (ja) | ログ分析装置、ログ分析方法、プログラム | |
| JPS6167131A (ja) | ドキユメント自動出力制御方式 | |
| CN113657084A (zh) | 一种自动读取Excel内容的方法及系统 | |
| JP2823110B2 (ja) | 検査報告書作成出力システム | |
| JPS58107957A (ja) | 投入ジヨブの表示方法 | |
| JPH0311469A (ja) | 回路図発生方式 | |
| JP2705548B2 (ja) | 印刷回路基板設計支援装置 | |
| JP2666733B2 (ja) | 高速図形処理装置 | |
| JP2727941B2 (ja) | 集積回路の故障解析方法 | |
| JPH0454270B2 (ja) | ||
| JPS60209875A (ja) | 配線装置 | |
| JP2539049B2 (ja) | 諭理シミュレ―ション装置 | |
| JPS60237379A (ja) | 信号変化表示方法 | |
| JP3516283B2 (ja) | 文字コード変換装置および文字コード変換方法 | |
| CN117034896A (zh) | 一种车辆can矩阵生成控制方法及相关设备 | |
| CN117544706A (zh) | 一种协议解析方法、装置、电子设备及存储介质 | |
| JPS63247809A (ja) | メツセ−ジテキスト組み立て編集制御方式 | |
| JPH103487A (ja) | 論理シミュレーション方式 |