JPS60209875A - 配線装置 - Google Patents
配線装置Info
- Publication number
- JPS60209875A JPS60209875A JP59065720A JP6572084A JPS60209875A JP S60209875 A JPS60209875 A JP S60209875A JP 59065720 A JP59065720 A JP 59065720A JP 6572084 A JP6572084 A JP 6572084A JP S60209875 A JPS60209875 A JP S60209875A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- processor
- area
- processors
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2111/00—Details relating to CAD techniques
- G06F2111/02—CAD in a network environment, e.g. collaborative CAD or distributed simulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明はＬＳＩの配線パターンを高速に作成する装置で
ある。高速に配線パターンを作成する必要がある多品種
少量型ＬＳＩ、すなわち、マスタスライス型Ｌ Ｓ Ｉ
に代表されるカスタムＬＳＩの配線パターン作成に好適
な配線装置に関する。
ある。高速に配線パターンを作成する必要がある多品種
少量型ＬＳＩ、すなわち、マスタスライス型Ｌ Ｓ Ｉ
に代表されるカスタムＬＳＩの配線パターン作成に好適
な配線装置に関する。
多品種少量型ＬＳＩは、１品種の配線パターン作成に要
する期間を短かくする必要がある。従来ＬＳｉの配線パ
ターン作成は、人手によって図面上に描くか、大型計算
機のソフトウェアによって処理されてきた。
する期間を短かくする必要がある。従来ＬＳｉの配線パ
ターン作成は、人手によって図面上に描くか、大型計算
機のソフトウェアによって処理されてきた。
人手で配線パターンを作成する方法では、期間を十分短
縮できない。また、ＬＳＩの規模が増大すると更に指数
関数的に期間が増大する欠点がある。大型計算機のソフ
トウェアで処理すれば期間を短縮することはできるが、
大型計算機の設備投資に多大なコストがかかるという欠
点がある。
縮できない。また、ＬＳＩの規模が増大すると更に指数
関数的に期間が増大する欠点がある。大型計算機のソフ
トウェアで処理すれば期間を短縮することはできるが、
大型計算機の設備投資に多大なコストがかかるという欠
点がある。
本発明の目的は、大型計算機のソフトウェアで実現して
いたＬＳＩの配線パターン作成機能を専用装置化して、
安価な配線装置を提供することにある。
いたＬＳＩの配線パターン作成機能を専用装置化して、
安価な配線装置を提供することにある。
［、ＳＩの配線パターン作成機能を実現するために安価
なマイクロプロセッサを用いる。さらに、配線パターン
作成機能をり解して、並列に処理できる機能をとり出し
、並列処理できる機能にマイクロプロセッサを割当て、
複数個のマイクロプロセッサで並列処理して高速処理を
可能にする。
なマイクロプロセッサを用いる。さらに、配線パターン
作成機能をり解して、並列に処理できる機能をとり出し
、並列処理できる機能にマイクロプロセッサを割当て、
複数個のマイクロプロセッサで並列処理して高速処理を
可能にする。
本発明の一実施例を第１図により説明する。
第１図に於て、１は入出力装置で、例えばフロッピディ
スク装置、２は統括プロセッサ、３は配線プロセッサ、
４はパスラインを示す。これらはパスラインにより相互
にデータ転送が可能である。
スク装置、２は統括プロセッサ、３は配線プロセッサ、
４はパスラインを示す。これらはパスラインにより相互
にデータ転送が可能である。
配線プロセッサを複数個バスに結合し、統括プロセッサ
の制御下で配線プロセッサが複数同時に配線パターン作
成動作できる構成が本発明の特徴である。
の制御下で配線プロセッサが複数同時に配線パターン作
成動作できる構成が本発明の特徴である。
ＬＳＩは第２図のように、素子が並んできる素子領域５
と周囲のボンディングバットのある周辺領域８と配線パ
ターンのある配線領域６及び７に分けることができる。
と周囲のボンディングバットのある周辺領域８と配線パ
ターンのある配線領域６及び７に分けることができる。
本実施例は配線領域内の配線パターンのデータをフロッ
ピディスクに出力する配線装置である。
ピディスクに出力する配線装置である。
フロッピディスク装置１にフロッピディスクを挿入する
と、本装置は動作を開始する。統括プロセッサ２は、フ
ロッピディスクの挿入を検知すると、フロッピディスク
からＬＳＩ内の各種領域の情報と素子間の論理結線情報
を読み取り、統括プロセッサ内のメモリに格納する。統
括プロセッサは、まず、配線領域全体を矩形の配線領域
に分割する。分割された各配線領域はなるべく素子領域
に狭まれた矩形形状にする。第２図の例に於ては、複数
個の横長な配線領域６と３個の縦長な配線領域７に分解
する。
と、本装置は動作を開始する。統括プロセッサ２は、フ
ロッピディスクの挿入を検知すると、フロッピディスク
からＬＳＩ内の各種領域の情報と素子間の論理結線情報
を読み取り、統括プロセッサ内のメモリに格納する。統
括プロセッサは、まず、配線領域全体を矩形の配線領域
に分割する。分割された各配線領域はなるべく素子領域
に狭まれた矩形形状にする。第２図の例に於ては、複数
個の横長な配線領域６と３個の縦長な配線領域７に分解
する。
次に、統括プロセッサは分割された各配線領域相互の位
置関係から各配線領域の処理順序を決め配線順序表に書
込む。２個の配線領域が英字のＴ状に結合している場合
には、Ｔの縦棒に対応する配線領域内の配線パターン作
成を先に行なわなければならない。第２図に於ては、配
線領域６内の配線パターン作成を配線領域７内より先に
行わなければならない。配線領域６相互は接していない
ので、独立並行に配線パターンを作成することができる
。配線領域７相互も接していないので独立並行にできる
。以上の処理を行なうことにより分割された各配線領域
の配線パターン作成の処理を各配線プロセッサに分担さ
せる順何ができる。
置関係から各配線領域の処理順序を決め配線順序表に書
込む。２個の配線領域が英字のＴ状に結合している場合
には、Ｔの縦棒に対応する配線領域内の配線パターン作
成を先に行なわなければならない。第２図に於ては、配
線領域６内の配線パターン作成を配線領域７内より先に
行わなければならない。配線領域６相互は接していない
ので、独立並行に配線パターンを作成することができる
。配線領域７相互も接していないので独立並行にできる
。以上の処理を行なうことにより分割された各配線領域
の配線パターン作成の処理を各配線プロセッサに分担さ
せる順何ができる。
統括プロセッサは配線順序表を調べて、処理できる配線
領域があるかどうか調べる。第２図に於ては、最初、配
線領域６すべてが処理可能である。
領域があるかどうか調べる。第２図に於ては、最初、配
線領域６すべてが処理可能である。
統括プロセッサは、処理可能な配線領域の１つを取り出
し、さらに、フロッピディスクから読み取っである論理
結線情報のうちこの配線領域に含まれる部分を切り出す
。
し、さらに、フロッピディスクから読み取っである論理
結線情報のうちこの配線領域に含まれる部分を切り出す
。
次に、統括プロセッサは配線プロセッサ管理表により空
いた配線プロセッサ３があるかどうか調べる。最初はす
べての配線プロセッサが空き状態である。空いた配線プ
ロセッサがあれば、バス線を確保してこの配線プロセッ
サに配線領域情報と配線領域内論理結線情報をバス線を
通して転送する。他にも処理可能な配線領域と空いた配
線プロセッサがあれば、バス線を通して転送する。統括
プロセッサは、処理可能な配線領域と空いた配線プロセ
ッサの両方がある間、次々に配線プロセッサに情報を転
送して、複数個に配線プロセッサを並行動作させる。こ
の並行動作が本発明の特徴点である。
いた配線プロセッサ３があるかどうか調べる。最初はす
べての配線プロセッサが空き状態である。空いた配線プ
ロセッサがあれば、バス線を確保してこの配線プロセッ
サに配線領域情報と配線領域内論理結線情報をバス線を
通して転送する。他にも処理可能な配線領域と空いた配
線プロセッサがあれば、バス線を通して転送する。統括
プロセッサは、処理可能な配線領域と空いた配線プロセ
ッサの両方がある間、次々に配線プロセッサに情報を転
送して、複数個に配線プロセッサを並行動作させる。こ
の並行動作が本発明の特徴点である。
各配線プロセッサは、配線領域情報と配線領域内論理結
線情報を受取ると、配線パターン作成処理を開始する。
線情報を受取ると、配線パターン作成処理を開始する。
配線パターン作成を終えると、統括プロセッサに終了を
通知する。統括プロセッサから転送許可を受取ったら作
成した配線パターンのデータを統括プロセッサにバス線
を通して転送し、配線プロセッサは動作を終了する。
通知する。統括プロセッサから転送許可を受取ったら作
成した配線パターンのデータを統括プロセッサにバス線
を通して転送し、配線プロセッサは動作を終了する。
統括プロセッサは、配線プロセッサから終了通知を受取
ったら、バス線を確保して配線パターンを受取る。そし
て、配線順序表にその配線領域の処理済を書込み、配線
プロセッサ管理表に空きと書込む。
ったら、バス線を確保して配線パターンを受取る。そし
て、配線順序表にその配線領域の処理済を書込み、配線
プロセッサ管理表に空きと書込む。
以上のように、統括プロセッサは処理可能な配線領域が
あるかどうか、空いた配線プロセッサがあるかどうかを
調べ、両方があれば配線プロセッサを動作させることを
繰り返す。図２に於いては配線領域６すべてが処理済に
なれば配線領域７が処理可能になる。
あるかどうか、空いた配線プロセッサがあるかどうかを
調べ、両方があれば配線プロセッサを動作させることを
繰り返す。図２に於いては配線領域６すべてが処理済に
なれば配線領域７が処理可能になる。
すべての配線領域が処理済になれば、ＬＳＩの配線パタ
ーン作成は終了する。統括プロセッサは、全配線領域の
配線パターンをフロッピーディスクに転送する。そして
、配線装置の動作を止める。
ーン作成は終了する。統括プロセッサは、全配線領域の
配線パターンをフロッピーディスクに転送する。そして
、配線装置の動作を止める。
なお、第３図に示したように、統括プロセッサ２を中心
として、統括プロセッサから、入出力装置ｌ、および配
線プロセッサ３へ個々に結合させた構成で本発明装置を
実現することもできる。
として、統括プロセッサから、入出力装置ｌ、および配
線プロセッサ３へ個々に結合させた構成で本発明装置を
実現することもできる。
本発明の配線装置は、マイクロプロセッサの組み合せで
構成することにより安価に実現できる。
構成することにより安価に実現できる。
従来、配線パターン作成処理は大型計算機のソフトウェ
アによって行われていたが本発明によればこの大型計算
機の設備が不要である。また、本発明は、ＬＳＩの配線
パターン作成機能を分解して、並行処理できる機能ごと
にマイクロプロセッサを割当てる構成にすることにより
、複数のマイクロプロセッサで並行処理して、高速な配
線パターン作成ができる。
アによって行われていたが本発明によればこの大型計算
機の設備が不要である。また、本発明は、ＬＳＩの配線
パターン作成機能を分解して、並行処理できる機能ごと
にマイクロプロセッサを割当てる構成にすることにより
、複数のマイクロプロセッサで並行処理して、高速な配
線パターン作成ができる。
第１図は本発明の一実施例になる配線装置の構成を示す
ブロック図、第２図はＬＳＩの素子領域。 配線領域２周辺領域の位置関係を模式的に示した平面図
、第３図は本発明の他の実施例になる配線装置のブロッ
ク図である。 １・・・入出力装置、２・・・統括プロセッサ、３・・
・配線プロセッサ、４・・・バス線、５・・・素子領域
、６・・・配線領域、７・・・配線領域、８・・・周辺
領域。 ＶＪ１ 図 第 ２ 図 第 ３ 目
ブロック図、第２図はＬＳＩの素子領域。 配線領域２周辺領域の位置関係を模式的に示した平面図
、第３図は本発明の他の実施例になる配線装置のブロッ
ク図である。 １・・・入出力装置、２・・・統括プロセッサ、３・・
・配線プロセッサ、４・・・バス線、５・・・素子領域
、６・・・配線領域、７・・・配線領域、８・・・周辺
領域。 ＶＪ１ 図 第 ２ 図 第 ３ 目
Claims (1)
- 【特許請求の範囲】 １個の統括プロセッサと複数個の配線プロセッサと入出
力装置からなり、 統括プロセッサに、ＬＳＩ内の配線領域を分割する機能
と、分割された配線領域の処理順序を決める機能と、分
割配線領域ごとに配線プロセッサにデータを転送して起
動する機能と、配線プロセッサからデータを受け取る機
能をもたせ、配線プロセッサに、統括プロセッサからの
データによって起動し、配線パターンを作成する機能と
、統括プロセッサにデータを転送する機能をもたせたこ
とを特徴とした配線装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59065720A JPS60209875A (ja) | 1984-04-04 | 1984-04-04 | 配線装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59065720A JPS60209875A (ja) | 1984-04-04 | 1984-04-04 | 配線装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60209875A true JPS60209875A (ja) | 1985-10-22 |
Family
ID=13295132
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59065720A Pending JPS60209875A (ja) | 1984-04-04 | 1984-04-04 | 配線装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60209875A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63244170A (ja) * | 1987-03-30 | 1988-10-11 | Toshiba Corp | 回路設計支援装置 |
| JPH01196668A (ja) * | 1988-02-01 | 1989-08-08 | Suzuki Motor Co Ltd | 高速３次元ｃａｄシステム |
| JPH02232772A (ja) * | 1989-03-07 | 1990-09-14 | Fujitsu Ltd | Ｌｓｉパターンデータの処理装置 |
| JPH0443466A (ja) * | 1990-06-08 | 1992-02-13 | Fujitsu Ltd | マスクパターンデータの処理方法 |
-
1984
- 1984-04-04 JP JP59065720A patent/JPS60209875A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63244170A (ja) * | 1987-03-30 | 1988-10-11 | Toshiba Corp | 回路設計支援装置 |
| JPH01196668A (ja) * | 1988-02-01 | 1989-08-08 | Suzuki Motor Co Ltd | 高速３次元ｃａｄシステム |
| JPH02232772A (ja) * | 1989-03-07 | 1990-09-14 | Fujitsu Ltd | Ｌｓｉパターンデータの処理装置 |
| JPH0443466A (ja) * | 1990-06-08 | 1992-02-13 | Fujitsu Ltd | マスクパターンデータの処理方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6219627B1 (en) | Architecture of a chip having multiple processors and multiple memories | |
| DK78083A (da) | Udskifteligt interface-kredsloeb til et databehandlingsanlaeg | |
| TW353212B (en) | Control system and method for semiconductor integrated circuit test process | |
| WO1997046959B1 (en) | Hardware and software development in computer systems having multiple discrete components | |
| EP0847022A3 (en) | Method for designing an architectural system | |
| JPS60209875A (ja) | 配線装置 | |
| EP0291907A3 (en) | Interprocessor communication system in information processing system enabling communication between execution processor units during communication between other processor units | |
| EP0320919A2 (en) | Semiconductor integrated circuit with an improved macro cell pattern | |
| JP2666733B2 (ja) | 高速図形処理装置 | |
| JPS5756946A (en) | Logic wiring designing system | |
| JP2703061B2 (ja) | 半導体集積回路の自動設計方法 | |
| Aghdasi | Application of logic cell arrays in design of self-clocked sequential circuits | |
| Aghdasi | Design of self-clocked sequential circuits using logic cell arrays | |
| Srini et al. | A Crossbar System for Multiprocessors | |
| JPH03149603A (ja) | 自動組立機の部品実装順序決定処理方法 | |
| Edwards | Microcomputer buses | |
| JP2788763B2 (ja) | 半導体設計装置及び方法 | |
| Dandekar | Design & application of a memory-coupled microprocessor network | |
| JPH0392971A (ja) | 回路実装設計における小変更自動対応方式 | |
| JPS635473A (ja) | 再配線処理方式 | |
| JPS60134322A (ja) | 座標読取装置 | |
| JPS63223862A (ja) | 複数プロセツサ構成装置 | |
| JPH02191069A (ja) | Ｌｓｉ製造用パターンデータの生成方法 | |
| JPS6336533B2 (ja) | ||
| JPH04283850A (ja) | 並列計算機 |