JPH0797640B2 - 薄膜トランジスタ - Google Patents
薄膜トランジスタInfo
- Publication number
- JPH0797640B2 JPH0797640B2 JP61236478A JP23647886A JPH0797640B2 JP H0797640 B2 JPH0797640 B2 JP H0797640B2 JP 61236478 A JP61236478 A JP 61236478A JP 23647886 A JP23647886 A JP 23647886A JP H0797640 B2 JPH0797640 B2 JP H0797640B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- gate insulating
- insulating film
- film transistor
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
Landscapes
- Thin Film Transistor (AREA)
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 この発明は、薄膜トランジスタに関し、特にゲート絶縁
膜と半導体層との界面に起因する薄膜トランジスタ特性
の不安定性が改良された薄膜トランジスタに関する。
膜と半導体層との界面に起因する薄膜トランジスタ特性
の不安定性が改良された薄膜トランジスタに関する。
従来の技術 薄膜トランジスタは、ソース・ドレイン電極間の半導体
の電気伝導度を半導体と接する絶縁体層を介して設けら
れた第３の電極（ゲート電極）に印加する電圧によって
制御するいわゆる電界効果型トランジスタとして知られ
ている。従来薄膜トランジスタは、大面積に渡ってスイ
ッチングアレーを形成し易い点、あるいは材料が安価な
ため低コストになり得るなどの点でイメージセンサある
いは液晶やEL表示装置等のスイッチングアレーを目的に
研究が続けられている。このような薄膜トランジスタに
おいて、最も重要な点は、素子特性の変動がなく長時間
にわたって安定に動作することである。
の電気伝導度を半導体と接する絶縁体層を介して設けら
れた第３の電極（ゲート電極）に印加する電圧によって
制御するいわゆる電界効果型トランジスタとして知られ
ている。従来薄膜トランジスタは、大面積に渡ってスイ
ッチングアレーを形成し易い点、あるいは材料が安価な
ため低コストになり得るなどの点でイメージセンサある
いは液晶やEL表示装置等のスイッチングアレーを目的に
研究が続けられている。このような薄膜トランジスタに
おいて、最も重要な点は、素子特性の変動がなく長時間
にわたって安定に動作することである。
薄膜トランジスタ特性の経時変化の原因としては、半導
体薄膜中あるいは半導体薄膜と絶縁体層との界面あるい
は絶縁体層中にあって電子を捕獲することのできる電荷
トラップによるものと考えられている。この内、絶縁体
層に存在する電荷トラップは他の電荷トラップに比べて
その数が多く、また、絶縁体層中の伝導度が低いため通
常長い緩和時間を必要とすることから、薄膜トランジス
タ特性の長期的な経時変化の主たる要因であると考えら
れている。絶縁体層内部に電荷トラップが多く存在した
り、絶縁体層のリーク電流が大きいと、半導体層と絶縁
体層との界面に形成されたチャンネル中を移動する電子
が絶縁体層中に引き込まれ、電荷トラップに捕獲されて
しまい、実効的なゲート電圧が変化してドレイン電圧が
変化してドレイン電流が変動したりする。以上の点から
安定なトランジスタ特性を有する素子を実現するには、
電荷トラップが少なくリーク電流の少ない薄膜を絶縁体
層として用いることが望ましい。
体薄膜中あるいは半導体薄膜と絶縁体層との界面あるい
は絶縁体層中にあって電子を捕獲することのできる電荷
トラップによるものと考えられている。この内、絶縁体
層に存在する電荷トラップは他の電荷トラップに比べて
その数が多く、また、絶縁体層中の伝導度が低いため通
常長い緩和時間を必要とすることから、薄膜トランジス
タ特性の長期的な経時変化の主たる要因であると考えら
れている。絶縁体層内部に電荷トラップが多く存在した
り、絶縁体層のリーク電流が大きいと、半導体層と絶縁
体層との界面に形成されたチャンネル中を移動する電子
が絶縁体層中に引き込まれ、電荷トラップに捕獲されて
しまい、実効的なゲート電圧が変化してドレイン電圧が
変化してドレイン電流が変動したりする。以上の点から
安定なトランジスタ特性を有する素子を実現するには、
電荷トラップが少なくリーク電流の少ない薄膜を絶縁体
層として用いることが望ましい。
従来、上記薄膜トランジスタの絶縁体層としては、電子
ビーム蒸着法あるいはスパッタ法で形成したAl2O3,Ta2O
5,SiO2,Si3N4等の薄膜が用いられていた。
ビーム蒸着法あるいはスパッタ法で形成したAl2O3,Ta2O
5,SiO2,Si3N4等の薄膜が用いられていた。
発明が解決しようとする問題点 Al2O3やTa2O5あるいはそれらの複合絶縁膜は、高い比誘
電率を有するが、一般に他の材料との密着性が悪く製造
工程の途中で物理的にはがれやすく、歩留りが悪いとい
う欠点があった。また、これらの理由から界面で多くの
電荷トラップが発生し、経時変化が大きいという問題が
あった。また、SiO2やSi3N4等のシリコンを主成分とす
る絶縁膜は、一般に比誘電率が小さく薄膜トランジスタ
の相互コンダクタンスを大きくできないという欠点があ
った。
電率を有するが、一般に他の材料との密着性が悪く製造
工程の途中で物理的にはがれやすく、歩留りが悪いとい
う欠点があった。また、これらの理由から界面で多くの
電荷トラップが発生し、経時変化が大きいという問題が
あった。また、SiO2やSi3N4等のシリコンを主成分とす
る絶縁膜は、一般に比誘電率が小さく薄膜トランジスタ
の相互コンダクタンスを大きくできないという欠点があ
った。
また、電子ビーム蒸着法により得られる絶縁膜は、高真
空中で蒸着物質が高温に加熱されるため、蒸着時に熱解
離が起こり組成比が化学量論的組成からずれていること
が多く、とくに酸化物の場合には、酸素欠陥ができて、
それが電荷トラップとなるばかりでなくリーク電流が増
加する原因となる。以上のような理由から、従来の薄膜
トランジスタでは経時変化が大きく、相互コンダクタン
スが小さく、再現性に乏しいものしか得られなかった。
空中で蒸着物質が高温に加熱されるため、蒸着時に熱解
離が起こり組成比が化学量論的組成からずれていること
が多く、とくに酸化物の場合には、酸素欠陥ができて、
それが電荷トラップとなるばかりでなくリーク電流が増
加する原因となる。以上のような理由から、従来の薄膜
トランジスタでは経時変化が大きく、相互コンダクタン
スが小さく、再現性に乏しいものしか得られなかった。
そこで、本発明は、以上のような問題点を解決して、長
期にわたり安定した特性を有し、再現性よく製造できる
薄膜トランジスタを提供することを目的としている。
期にわたり安定した特性を有し、再現性よく製造できる
薄膜トランジスタを提供することを目的としている。
問題点を解決するための手段 本発明は前記の目的を達成するため、薄膜トランジスタ
において、ゲート絶縁膜が少なくともアルミニウムとタ
ンタルを主成分とする複合酸化物スパッタ薄膜からなる
第１のゲート絶縁膜と前記第１のゲート絶縁膜と前記半
導体層との間にあって、少なくともシリコンを主成分と
する絶縁物スパッタ薄膜からなる第２のゲート絶縁膜と
の多層膜からなることを特徴としている。
において、ゲート絶縁膜が少なくともアルミニウムとタ
ンタルを主成分とする複合酸化物スパッタ薄膜からなる
第１のゲート絶縁膜と前記第１のゲート絶縁膜と前記半
導体層との間にあって、少なくともシリコンを主成分と
する絶縁物スパッタ薄膜からなる第２のゲート絶縁膜と
の多層膜からなることを特徴としている。
作用 本発明によれば、半導体層に接するゲート絶縁膜として
スパッタにより形成されたシリコンを主成分とする絶縁
物薄膜が用いられており、これらの膜は化学量論的組成
からのずれが少なく、したがって欠陥による電荷トラッ
プが少なく、また半導体薄膜及び第１のゲート絶縁膜で
あるアルミニウムとタンタルを主成分とする複合酸化物
スパッタ薄膜の両側に接する薄膜に対して密着性にすぐ
れており界面近傍において欠陥が生成されにくいので、
半導体チャネル中を流れる電子がトラップされにくくな
る。また、多層構造のためピンホール等の欠陥の成長が
途中の界面で断ち切られるためリーク電流が非常に小さ
くなる。また、アルミニウムとタンタルを主成物とする
複合酸化物スパッタ薄膜の比誘電率が大きいため全体と
して容量が大きくなり、相互コンダクタンスの大きい薄
膜トランジスタとなる。
スパッタにより形成されたシリコンを主成分とする絶縁
物薄膜が用いられており、これらの膜は化学量論的組成
からのずれが少なく、したがって欠陥による電荷トラッ
プが少なく、また半導体薄膜及び第１のゲート絶縁膜で
あるアルミニウムとタンタルを主成分とする複合酸化物
スパッタ薄膜の両側に接する薄膜に対して密着性にすぐ
れており界面近傍において欠陥が生成されにくいので、
半導体チャネル中を流れる電子がトラップされにくくな
る。また、多層構造のためピンホール等の欠陥の成長が
途中の界面で断ち切られるためリーク電流が非常に小さ
くなる。また、アルミニウムとタンタルを主成物とする
複合酸化物スパッタ薄膜の比誘電率が大きいため全体と
して容量が大きくなり、相互コンダクタンスの大きい薄
膜トランジスタとなる。
以上に述べた作用により本発明の薄膜トランジスタは、
ゲート絶縁膜の構成が、半導体層との界面で電荷トラッ
プが少なく、全体として高い比誘電率を有し、リーク電
流を少なくしているので、経時変化の小さいものとな
る。
ゲート絶縁膜の構成が、半導体層との界面で電荷トラッ
プが少なく、全体として高い比誘電率を有し、リーク電
流を少なくしているので、経時変化の小さいものとな
る。
実 施 例 以下、本発明の実施例を添付図面にもとづいて説明す
る。
る。
第１図は本発明の薄膜トランジスタの一実施例を示す断
面図である。
面図である。
ガラス等の絶縁性基板１上に100nm程度の膜厚を有するA
lからなるゲート電極２、さらにそのゲート電極２を含
む絶縁性基板１上に300nm程度の膜厚を有し、高周波マ
グネトロンスパッタ法により形成されたAlとTaとの複合
酸化膜からなる第１のゲート絶縁膜３、さらにその上に
30nm程度の膜厚を有し、同様に高周波マグネトロンスパ
ッタ法により形成されたSiO2からなる第２のゲート絶縁
膜４、この上に50nm程度の膜厚を有するCdSeからなる半
導体層５、さらにその上に、数〜数十ミクロンの所定の
間隔を隔てて100nm程度の膜厚を有するAlからなるソー
ス電極６及びドレイン電極７から構成されている。
lからなるゲート電極２、さらにそのゲート電極２を含
む絶縁性基板１上に300nm程度の膜厚を有し、高周波マ
グネトロンスパッタ法により形成されたAlとTaとの複合
酸化膜からなる第１のゲート絶縁膜３、さらにその上に
30nm程度の膜厚を有し、同様に高周波マグネトロンスパ
ッタ法により形成されたSiO2からなる第２のゲート絶縁
膜４、この上に50nm程度の膜厚を有するCdSeからなる半
導体層５、さらにその上に、数〜数十ミクロンの所定の
間隔を隔てて100nm程度の膜厚を有するAlからなるソー
ス電極６及びドレイン電極７から構成されている。
本発明の薄膜トランジスタの効果を調べるため第１図の
第１のゲート絶縁膜３と第２のゲート絶縁膜４の厚さを
第１表に示す３通りとして、薄膜トランジスタ（Ｉ），
（II），（III）を試作した。ここで（Ｉ）は上記で示
した本発明の薄膜トランジスタである。それぞれのサン
プルのチャネル長は10μm,チャネル幅は50μｍとした。
第１のゲート絶縁膜３と第２のゲート絶縁膜４の厚さを
第１表に示す３通りとして、薄膜トランジスタ（Ｉ），
（II），（III）を試作した。ここで（Ｉ）は上記で示
した本発明の薄膜トランジスタである。それぞれのサン
プルのチャネル長は10μm,チャネル幅は50μｍとした。
第２図はゲート電圧を変化させた時のドレイン電流を示
している。図から明らかなように本発明の薄膜トランジ
スタ（Ｉ）は、第２のゲート絶縁膜であるSiO2が十分に
薄いので（II）の薄膜トランジスタとほぼ同等の電気特
性が得られ、比誘電率の大きい（εｒ〜15）AlとTaとの
複合酸化物スパッタ薄膜の特長が損われないことを示し
ている。一方（III）の薄膜トランジスタでは、SiO2の
比誘電率が低い（εｒ〜3.5）ため大きなドレイン電流
を得るためには、大きなゲート電圧を必要とすることが
わかる。
している。図から明らかなように本発明の薄膜トランジ
スタ（Ｉ）は、第２のゲート絶縁膜であるSiO2が十分に
薄いので（II）の薄膜トランジスタとほぼ同等の電気特
性が得られ、比誘電率の大きい（εｒ〜15）AlとTaとの
複合酸化物スパッタ薄膜の特長が損われないことを示し
ている。一方（III）の薄膜トランジスタでは、SiO2の
比誘電率が低い（εｒ〜3.5）ため大きなドレイン電流
を得るためには、大きなゲート電圧を必要とすることが
わかる。
第３図は、第１図でソース電極６とドレイン電極７を共
通電極として、これとゲート電極２との間に電圧を印加
した時のリーク電流を示している。本発明の薄膜トラン
ジスタ（Ｉ）では（II）または（III）の薄膜トランジ
スタに比べて十分にリーク電流が小さいことがわかる。
これは多層構造のため、スパッタ時に発生したピンホー
ル等の欠陥が第１のゲート絶縁膜と第２のゲート絶縁膜
との界面で断ち切られる確率が高くなるためと考えられ
る。リーク電流が少ないと絶縁膜中の電荷トラップに注
入される電子の個数も少なくなるため、薄膜トランジス
タ特性の経時変化を小さくすることができる。
通電極として、これとゲート電極２との間に電圧を印加
した時のリーク電流を示している。本発明の薄膜トラン
ジスタ（Ｉ）では（II）または（III）の薄膜トランジ
スタに比べて十分にリーク電流が小さいことがわかる。
これは多層構造のため、スパッタ時に発生したピンホー
ル等の欠陥が第１のゲート絶縁膜と第２のゲート絶縁膜
との界面で断ち切られる確率が高くなるためと考えられ
る。リーク電流が少ないと絶縁膜中の電荷トラップに注
入される電子の個数も少なくなるため、薄膜トランジス
タ特性の経時変化を小さくすることができる。
第４図は（Ｉ），（II），（III）の薄膜トランジスタ
についてドレイン電流の経時変化を示したものである。
本発明の薄膜トランジスタ（Ｉ）では、経時変化が非常
に少ない。これは、半導体層とゲート絶縁膜との界面近
傍において、非常に密着性がよいため欠陥の発生が少な
く経時変化の主たる原因である電荷トラップの数が非常
に少ないことを意味している。また前述したようにリー
ク電流が少ないため電荷トラップに注入される電子の数
自体が少なくなるためと考えられる。
についてドレイン電流の経時変化を示したものである。
本発明の薄膜トランジスタ（Ｉ）では、経時変化が非常
に少ない。これは、半導体層とゲート絶縁膜との界面近
傍において、非常に密着性がよいため欠陥の発生が少な
く経時変化の主たる原因である電荷トラップの数が非常
に少ないことを意味している。また前述したようにリー
ク電流が少ないため電荷トラップに注入される電子の数
自体が少なくなるためと考えられる。
第１図の第２のゲート絶縁膜として抵抗加熱法や電子ビ
ーム法により作製されたSiO2では上記のような特性が得
られずスパッタ薄膜とすることで電荷トラップが少なく
なることがわかる。
ーム法により作製されたSiO2では上記のような特性が得
られずスパッタ薄膜とすることで電荷トラップが少なく
なることがわかる。
第２のゲート絶縁膜の厚さは比誘電率が小さいため、大
きな相互コンダクタンスを得るためには、50nm以下であ
ることが望ましい。
きな相互コンダクタンスを得るためには、50nm以下であ
ることが望ましい。
また第２のゲート絶縁膜としてSiO2としたときの効果は
前述した通りであるが、Si3N4としたときにも同等の特
性が得られた。
前述した通りであるが、Si3N4としたときにも同等の特
性が得られた。
実施例では半導体層としてCdSeを用いた場合について述
べたがCdS,CdTeあるいはそれらの固溶体の場合にも本発
明の効果が大であることがわかった。
べたがCdS,CdTeあるいはそれらの固溶体の場合にも本発
明の効果が大であることがわかった。
発明の効果 以上の説明から明らかなように、本発明の薄膜トランジ
スタでは、ゲート絶縁膜と半導体層との界面において電
荷トラップが少なく、またリーク電流が少ないことから
電荷トラップへの電子の注入そのものがおこりにくいた
め、薄膜トランジスタの電気特性や安定性を大きく改善
することができ、各種表示装置の駆動等に広く利用でき
るものである。
スタでは、ゲート絶縁膜と半導体層との界面において電
荷トラップが少なく、またリーク電流が少ないことから
電荷トラップへの電子の注入そのものがおこりにくいた
め、薄膜トランジスタの電気特性や安定性を大きく改善
することができ、各種表示装置の駆動等に広く利用でき
るものである。
第１図は本発明の薄膜トランジスタの一実施例を示す断
面図、第２図は薄膜トランジスタの電気特性を示す図、
第３図はゲート絶縁膜のリーク電流を示す図、第４図は
薄膜トランジスタ特性の経時変化を示す図である。 １……絶縁性基板、２……ゲート電極、３……第１のゲ
ート絶縁膜（AlとTaとの複合酸化物スパッタ薄膜）、４
……第２のゲート絶縁膜（Siの絶縁物スパッタ薄膜）、
５……半導体層、６……ソース電極、７……ドレイン電
極。
面図、第２図は薄膜トランジスタの電気特性を示す図、
第３図はゲート絶縁膜のリーク電流を示す図、第４図は
薄膜トランジスタ特性の経時変化を示す図である。 １……絶縁性基板、２……ゲート電極、３……第１のゲ
ート絶縁膜（AlとTaとの複合酸化物スパッタ薄膜）、４
……第２のゲート絶縁膜（Siの絶縁物スパッタ薄膜）、
５……半導体層、６……ソース電極、７……ドレイン電
極。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 阿部 惇 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (56)参考文献 特開 昭59−182572（ＪＰ，Ａ)
Claims (5)
- 【請求項１】絶縁性基板上に少なくともドレイン電極，
ゲート電極，ソース電極，半導体層およびゲート絶縁膜
で構成され、前記ゲート絶縁膜が少なくともアルミニウ
ムとタンタルを主成分とする複合酸化物スパッタ薄膜か
らなる第１のゲート絶縁膜と前記第１のゲート絶縁膜と
前記第１のゲート絶縁膜と前記半導体層との間にあっ
て、少なくともシリコンを主成分とする絶縁物スパッタ
薄膜からなる第２のゲート絶縁膜との多層膜からなるこ
とを特徴とする薄膜トランジスタ。 - 【請求項２】第２のゲート絶縁膜の厚さが50nm以下であ
ることを特徴とする特許請求の範囲第１項記載の薄膜ト
ランジスタ。 - 【請求項３】第２のゲート絶縁膜が酸化シリコンで構成
されていることを特徴とする特許請求の範囲第１項記載
の薄膜トランジスタ。 - 【請求項４】第２のゲート絶縁膜がチッ化シリコンで構
成されていることを特徴とする特許請求の範囲第１項記
載の薄膜トランジスタ。 - 【請求項５】半導体層が、CdS,CdSe,CdTe及びそれらの
固溶体である事を特徴とする特許請求の範囲第１項記載
の薄膜トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61236478A JPH0797640B2 (ja) | 1986-10-03 | 1986-10-03 | 薄膜トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61236478A JPH0797640B2 (ja) | 1986-10-03 | 1986-10-03 | 薄膜トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6390857A JPS6390857A (ja) | 1988-04-21 |
| JPH0797640B2 true JPH0797640B2 (ja) | 1995-10-18 |
Family
ID=17001330
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61236478A Expired - Lifetime JPH0797640B2 (ja) | 1986-10-03 | 1986-10-03 | 薄膜トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0797640B2 (ja) |
-
1986
- 1986-10-03 JP JP61236478A patent/JPH0797640B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6390857A (ja) | 1988-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2757207B2 (ja) | 液晶表示装置 | |
| US4469568A (en) | Method for making thin-film transistors | |
| JPH0230186A (ja) | 薄膜電界効果トランジスタとその製造方法 | |
| JP3054862B2 (ja) | ダイヤモンド状炭素膜を含むゲート絶縁膜とこれを用いた薄膜トランジスタ及びゲート絶縁膜の形成方法並びにこれらの製造方法 | |
| JPH05190877A (ja) | ダイオード素子の製造方法 | |
| JPH03217059A (ja) | 薄膜トランジスタ | |
| Lloyd et al. | AMORPHOUS SILICON/LANGMUIR–BLODGETT FILM FIELD EFFECT TRANSISTOR | |
| JPH084144B2 (ja) | 薄膜トランジスタ | |
| JPH0797640B2 (ja) | 薄膜トランジスタ | |
| JPS6146068B2 (ja) | ||
| JPH0797641B2 (ja) | 薄膜トランジスタ | |
| JP2751164B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH01137674A (ja) | 薄膜トランジスタ | |
| JPS63129669A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH0367350B2 (ja) | ||
| JPS63280457A (ja) | 薄膜トランジスタ | |
| JPH0828512B2 (ja) | 薄膜トランジスタ | |
| JPS60132368A (ja) | 薄膜トランジスタ | |
| JPS58219768A (ja) | 半導体装置およびその製造方法 | |
| KR910008116B1 (ko) | 박막 트랜지스터와 그 제조방법 | |
| JPS6281060A (ja) | 薄膜トランジスタ | |
| JPH0348670B2 (ja) | ||
| JPH0454992B2 (ja) | ||
| JPS5874079A (ja) | 薄膜トランジスタ | |
| JPS58196050A (ja) | 薄膜トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |